电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，包括于包覆层中嵌埋线路板与线路块，且于该包覆层的相对两表面上形成线路结构，并将电子元件设于其中一线路结构上，以将该线路块与该线路板分隔嵌埋于该包覆层中，以分开电流传导路径，使该线路板不会有过热的情况，避免该线路板发生翘曲的问题，并且经由该线路块与该线路板分隔嵌埋于该包覆层中可提升该包覆层的结构强度。度。度。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体装置，尤指一种具有复合式基板的电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的发展趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等覆晶型封装模块，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠模块。
[0003]图1为现有半导体封装件1的剖面示意图。首先，提供一具有相对的转接侧10a与置晶侧10b的硅中介板(Through Silicon interposer，简称TSI)10，且该硅中介板10具有多个连通该置晶侧10b与转接侧10a的导电硅穿孔(Through-silicon via，简称TSV)100，并于该置晶侧10b上形成一如RDL(redistribution layer)型的线路结构11以供接置一具有较小焊锡凸块150间距的半导体芯片15，再将该硅中介板10以其转接侧10a通过多个导电元件18设于一具有较大线距的封装基板13上，并使该封装基板13电性连接该些导电硅穿孔100。接着，形成封装胶体16于该封装基板13上，以令该封装胶体16包覆该半导体芯片15与该硅中介板10。最后，形成多个焊球12于该封装基板13的下侧植球垫130，以供接置于一电路板1
’
上。/>[0004]现有半导体封装件1中，该半导体芯片15与该封装基板13之间经由该线路结构11进行电源/信号的传输。
[0005]然而，随着产品功能性需求大增，该半导体芯片15的功能需求也随的增加，故该半导体芯片15的接点(如焊锡凸块150)及该线路结构11的线路布设密度随的增高，于此情况下，RDL型线路结构11的体积过小，致使其结构强度极弱，因而容易受高温影响而产生翘曲(warpage)，造成该线路结构11的线路断裂。
[0006]另一方面，若为了避免该线路结构11的线路断裂，需将该线路结构11的线路增宽，以经由线路的金属材强化其结构强度而避免产生翘曲，但该线路结构11将无法满足细线路的需求，因而难以提高该线路结构11的线路布设密度，导致无法配合该半导体芯片15的高密度(或多功能)的接点需求。
[0007]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现思路

[0008]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件及其制法，可提高结构强度。
[0009]本专利技术的电子封装件，包括：包覆层，其具有相对的第一表面与第二表面；线路板，其嵌埋于该包覆层中；线路块，其嵌埋于该包覆层中；第一线路结构，其形成于该包覆层的第一表面上且电性连接该线路板与线路块；电子元件，其设于该第一线路结构上且电性连
接该第一线路结构；以及第二线路结构，其形成于该包覆层的第二表面上且电性连接该线路板与线路块。
[0010]本专利技术还提供一种电子封装件的制法，包括：于一承载件上分开设置一线路板与至少一线路块；形成包覆层于该承载件以包覆该线路板与该线路块，其中，该包覆层具有相对的第一表面与第二表面，且该包覆层以其第二表面结合至该承载件上；形成第一线路结构于该包覆层的第一表面上，以令该第一线路结构电性连接该线路板与线路块；设置电子元件于该第一线路结构上，且令该电子元件电性连接该第一线路结构；移除该承载件；以及形成第二线路结构于该包覆层的第二表面上，且令该第二线路结构电性连接该线路板与线路块。
[0011]前述的电子封装件及其制法中，该包覆层中嵌埋有多个相互分开配置的该线路块。
[0012]前述的电子封装件及其制法中，该线路板与该线路块为相互分隔。
[0013]前述的电子封装件及其制法中，该线路板设有用以配置该线路块的容置空间，且该包覆层还形成于该容置空间中以包覆该线路块。
[0014]前述的电子封装件及其制法中，该线路板形成有多个沟槽。例如，该多个沟槽形成十字状沟槽结构。进一步，该包覆层还形成于该沟槽中。
[0015]前述的电子封装件及其制法中，该包覆层中还嵌埋有多个导电结构。
[0016]前述的电子封装件及其制法中，还包括以封装层包覆该电子元件。
[0017]前述的电子封装件及其制法中，还包括形成多个导电元件于该第二线路结构上。
[0018]前述的电子封装件及其制法中，该线路块具有至少一绝缘体或至少一半导体基部、以及至少一嵌埋于该绝缘体或该半导体基部中的导电柱。例如，该绝缘体或该半导体基部的相对两侧的至少一者上形成有一电性连接该导电柱的线路部。
[0019]前述的电子封装件及其制法中，该绝缘体为封装材，且该半导体基部含有硅。
[0020]前述的电子封装件及其制法中，该线路板为无核心层的线路结构。
[0021]前述的电子封装件及其制法中，该第一线路结构上设有多个该电子元件，且多个该电子元件的至少其中两者之间具有间隙，以令该线路块对应位于该间隙处，使该线路块电性桥接两该电子元件。
[0022]由上可知，本专利技术的电子封装件及其制法中，主要经由将该线路块与该线路板分隔嵌埋于该包覆层中，以分开电流传导路径，故相比于现有技术，本专利技术的线路板不会有过热的情况，因而能避免该线路板发生翘曲的问题，进而避免该线路板的线路层发生断裂的问题，并且经由该线路块与该线路板分隔嵌埋于该包覆层中，可提升该包覆层的结构强度。
附图说明
[0023]图1为现有半导体封装件的剖面示意图。
[0024]图2A至图2H为本专利技术的电子封装件的制法的剖视示意图。
[0025]图2A-1、图2A-2、图2A-3、图2A-4、图2A-5及图2A-6为图2A的线路块的各种实施例的剖视示意图。
[0026]图3为图2H的后续制程的剖视示意图。
[0027]图4A为本专利技术的电子封装件的复合式基板的另一实施例的上视示意图。
[0028]图4B为本专利技术的电子封装件的另一实施例的剖面示意图。
[0029]附图标记说明
[0030]1：半导体封装件
[0031]1’
：电路板
[0032]10：硅中介板
[0033]10a：转接侧
[0034]10b：置晶侧
[0035]100：导电硅穿孔
[0036]11：线路结构
[0037]12：焊球
[0038]13,30：封装基板
[0039]130：植球垫
[0040]15：半导体芯片
[0041]150：焊锡凸块
[0042]16：封装胶体
[0043]18,28：导电元件
[0044]2,4：电子封装件
[0045]2a,4a：复合式基板
[0046]20,40：线路板
[0047]200：绝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：包覆层，其具有相对的第一表面与第二表面；线路板，其嵌埋于该包覆层中；线路块，其嵌埋于该包覆层中；第一线路结构，其形成于该包覆层的第一表面上且电性连接该线路板与线路块；电子元件，其设于该第一线路结构上且电性连接该第一线路结构；以及第二线路结构，其形成于该包覆层的第二表面上且电性连接该线路板与线路块。2.如权利要求1所述的电子封装件，其特征在于，该包覆层中嵌埋有多个相互分开配置的该线路块。3.如权利要求1所述的电子封装件，其特征在于，该线路板与该线路块为相互分隔。4.如权利要求1所述的电子封装件，其特征在于，该线路板设有用以配置该线路块的容置空间，且该包覆层还形成于该容置空间中以包覆该线路块。5.如权利要求1所述的电子封装件，其特征在于，该线路板形成有多个沟槽。6.如权利要求5所述的电子封装件，其特征在于，该多个沟槽形成十字状沟槽结构。7.如权利要求5所述的电子封装件，其特征在于，该包覆层还形成于该沟槽中。8.如权利要求1所述的电子封装件，其特征在于，该包覆层中还嵌埋有多个导电结构。9.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子元件的封装层。10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第二线路结构上的多个导电元件。11.如权利要求1所述的电子封装件，其特征在于，该线路块具有至少一绝缘体或至少一半导体基部、以及至少一嵌埋于该绝缘体或该半导体基部中的导电柱。12.如权利要求11所述的电子封装件，其特征在于，该绝缘体为封装材，且该半导体基部含有硅。13.如权利要求11所述的电子封装件，其特征在于，该绝缘体或该半导体基部的相对两侧的至少一者上形成有一电性连接该导电柱的线路部。14.如权利要求1所述的电子封装件，其特征在于，该线路板为无核心层的线路结构。15.如权利要求1所述的电子封装件，其特征在于，该第一线路结构上设有多个该电子元件，且多个该电子元件的至少其中两者之间具有间隙，以令该线路块对应位于该间隙处，使该线路块电性桥接两该电子元件。16.一种电子封装件的制法，其特征在于，包括：于一承载件上分开设置一线路板与至少一线路块；形成包覆层于该承载件以包覆该线路板与该线路块，其...

【专利技术属性】
技术研发人员：黄玉龙，黄致明，余国华，林长甫，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：