半导体元件及其制备方法技术

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有二栅极结构、一第一导体、一阻障、一第二导体以及多个气隙。该二栅极结构位在一半导体材料基底的一表面上。该第一导体设置在该二栅极结构之间。该阻障设置在该第一导体与该栅极结构之间。该第二导体设置在该第一导体上。所述气隙设置在该第二导体的两侧处。该第二导体的一宽度是较大于该第一导体的一宽度。该第一导体的一宽度。该第一导体的一宽度。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张2020年8月11日申请的美国正式申请案第16/990,642号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开是关于一种半导体元件及其制备方法，特别是有关于一种半导体元件，包括至少一功能性栅极结构以及一自对准介电罩盖，而该至少一功能性栅极结构具有降低的栅极电阻，该自对准介电罩盖是设计来增加用于自对准接触形成的制程裕度，还具有一位元线，设置在该自对准介电罩盖上，且经由一位元线接触点而电性连接到一源极/漏极区。

技术介绍

[0003]由于多个电子元件(例如晶体管、二极管、电阻器、电容器等等)的差异的整合密度中的连续改善，所以半导体产业是已经历快速成长。在大多数情况下，在整合密度中的此改善是来自于在最小特征尺寸中的重复缩减(例如使半导体制程节点朝次20nm(sub
‑
20nm)节点缩小)，这使得更多元件能够整合到一给定区域中。由于对小型化、更高速度及更大频宽以及更低功耗及延迟的需求，是已出现对半导体晶粒的更小且更具创造性的封装技术的需要。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：二栅极结构，位在一半导体材料基底的一表面上；一第一导体，位在该二栅极结构之间；一阻障，位在该第一导体与其中一栅极结构之间；一第二导体，设置在该第一导体上；以及多个气隙，设置在该第二导体的两侧处；其中该第二导体的一宽度是较大于该第一导体的一宽度。2.如权利要求1所述的半导体元件，其中，一第一栓塞是位在一图案密集区，其中该第一栓塞包括该第一导体的一下部与该第二导体的一上部，以及一着陆垫，是位在该下部与该上部之间。3.如权利要求1所述的半导体元件，其中，一第二栓塞是位在一图案稀疏区，其中该第二栓塞是由该第二导体所制。4.如权利要求1所述的半导体元件，其中，每一栅极结构包括一栅极导体结构，该栅极导体结构具有一中间部，该中间部具有一垂直厚度，是较大于至少一端部的一垂直厚度。5.如权利要求4所述的半导体元件，还包括一自对准介电罩盖，位在该栅极导体结构上，其中该自对准介电罩盖具有一中间部，该中间部具有一垂直厚度，是较小于每一端部的一垂直厚度。6.如权利要求5所述的半导体元件，其中，该栅极结构还包括一栅极介电材料层，是位在该栅极导体结构的一侧壁上以及在该栅极导体结构的一最下表面上，其中该栅极介电材料层沿该栅极导体结构的该侧壁具有一垂直厚度，是较小于该栅极导体结构的该中间部的一垂直厚度。7.如权利要求6所述的半导体元件，其中，该自对准介电罩盖的至少一端部是延伸在该栅极介电材料层的一最上表面上，以及在一介电间隙子的一最上表面上，而该介电间隙子是位在该栅极介电材料层的一侧壁上。8.如权利要求7所述的半导体元件，其中，该栅极介电材料层的该垂直厚度是相同于该介电间隙子的一垂直厚度。9.如权利要求8所述的半导体元件，其中，该栅极介电材料层的该垂直厚度与该介电间隙子的该垂直厚度，是相同于该栅极导体结构的至少一端部的一最外边缘的该垂直厚度。10.如权利要求5所述的半导体元件，还包括一第一层间介电材料以及一第二层间介电材料，该第一层间介电材料侧向围绕该栅极结构，该第二层间介电材料位在该第一层间介电材料上以及在该自对准介电罩盖上。11.如权利要求1所述的半导体元件，其中，该第一导体为一位元线接触点，以及该第二导体为一位元线。12.如权利要求1所述的半导体元件，其中，该半导体材料基底为一块状半导体基底、一绝缘体上覆半导体的一最上面半导体材料层、一半导体鳍件或一半导体纳米线。13.一种半导体元件的制备方法，包括：形成具有一栅极导体材料的二栅极结构在一半导体材料基底的一表面上、形成一介电间隙子在该二栅极结构的各侧壁上...

【专利技术属性】
技术研发人员：杨圣辉，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：