掩膜版、半导体结构及其形成方法技术

一种掩膜版、半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极结构以及位于栅极结构一侧基底中的漏极；形成覆盖栅极结构以及漏极的介电层；刻蚀介电层，形成露出漏极的第一开口；刻蚀介电层和部分厚度的漏极，形成第二开口，第二开口与第一开口相交叉，且第二开口的底面低于第一开口的底面；在第一开口以及第二开口中形成导电层，位于第一开口中的导电层作为漏极插塞，位于第二开口中的导电层作为交叉插塞。本发明专利技术实施例，交叉插塞的侧壁与漏极接触，增大漏极与导电层的接触面积，降低漏极与导电层的导通电阻，提高半导体结构的电学性能。体结构的电学性能。体结构的电学性能。

【技术实现步骤摘要】
掩膜版、半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种掩膜版、半导体结构及其形成方法。

技术介绍

[0002]在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起而开发的单芯片制程，尤其是目前用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateral double diffusion MOS，LDMOS)制程，为一主流趋势。LDMOS制程是于半导体基板的表面进行平面扩散(planar diffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reduced surface electric field，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。
[0003]LDMOS器件为近似于传统FET器件的一种场效应晶体管器件(FET)，皆包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种掩膜版，用于形成半导体结构，所述半导体结构包括：基底；栅极结构，位于所述基底上；漏极，位于所述栅极结构一侧的所述基底中；介电层，位于所述栅极结构和漏极上；第一开口，贯穿所述介电层，露出所述漏极；所述掩膜版，其特征在于，包括：掩膜图形，所述掩膜图形包括第一图形，所述第一图形用于在所述介电层中形成露出所述漏极的第二开口，所述第二开口的延伸方向与所述第一开口的延伸方向相交，且所述第二开口的底面低于所述第一开口的底面。2.如权利要求1所述的掩膜版，其特征在于，所述第二开口的延伸方向与所述第一开口的延伸方向相垂直。3.如权利要求1所述的掩膜版，其特征在于，所述第一开口的延伸方向与所述栅极结构的延伸方向相同。4.如权利要求1所述的掩膜版，其特征在于，所述掩膜版还包括：第二图形，所述第二图形用于在所述介电层中形成露出所述栅极结构的第三开口。5.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成栅极结构以及位于所述栅极结构一侧所述基底中的漏极；形成覆盖所述栅极结构以及漏极的介电层；刻蚀所述介电层，形成露出所述漏极的第一开口；刻蚀所述介电层和部分厚度的所述漏极，形成第二开口，所述第二开口与所述第一开口相交叉，且所述第二开口的底面低于所述第一开口的底面；在所述第一开口以及第二开口中形成导电层，位于所述第一开口中的所述导电层作为漏极插塞，位于所述第二开口中的所述导电层作为交叉插塞。6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二开口的步骤包括：在所述第一开口中以及介电层上形成开口掩膜层；以所述开口掩膜层为掩膜刻蚀所述介电层，形成与所述第一开口相交叉的所述第二开口；所述半导体结构的形成方法还包括：形成所述第二开口后，去除所述开口掩膜层。7.如权利要求5所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述介电层和部分厚度的所述漏极，形成所述第二开口。8.如权利要求7所述的半导体结构的形成方法，其特征在于，以所述开口掩膜层为掩膜采用干法刻蚀工艺刻蚀所述介电层，形成所述第二开口的工艺参数包括：刻蚀气体包括CF4、CH3F、CH2F2、CHF3和C4F6中的一种或多种，刻蚀气体的流量为10sccm至200sccm，腔室压强为10mTorr至60mTorr。9.如权利要求5所述的半导体结构的形成方法，其特征在于，以所述开口掩膜层为掩膜刻蚀所述介电层，形成第二开口的步骤中，所述第二开口的底面至所述第一开口的底面的距离为5纳米至30纳米。
10.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第二开口的步骤中，所述第二开口的延伸方向与所述第一开口的延伸方向相垂直。11.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第一开口的步骤中，所述第一开口的延伸方向与所述栅极结构的延伸方向相同。12.如权利要求5所述的半导体结构的形成方法，其特征在于，刻蚀所述介电层，形成所述第二开口的步骤中，还刻蚀所述介电层形成露出所述栅极结构的第三开口；在所述第一开口和第二开口中形成导电层的步骤中，所述导电层还形成在所述第三开口中，所述第三开口中的所述导电层作为栅极插塞。13.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述漏极的步骤中，在所述栅极结构远离所述漏极一侧的所述基底中形成源极；在所述介电层中形成所述第一开口的步骤中，刻蚀所述介电层，形成露出所述源极的第四开口；在所述第一开口和第二开口中形成导电层的步骤中，所述导电层还形...

【专利技术属性】
技术研发人员：呼翔，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：