动态随机存取存储器制造技术

一种动态随机存取存储器，包括衬底、沟渠式电容器、通过栅极结构、晶体管以及接触窗。衬底具有一个沟渠，且沟渠式电容器配置于衬底的沟渠中。通过栅极结构配置于沟渠式电容器上，且晶体管配置于通过栅极结构的一侧的衬底上。接触窗配置于通过栅极结构的另一侧的衬底上，且此接触窗连接至沟渠式电容器。由于配置在栅极结构的另一侧，因此接触窗不会因对准不良而连接至晶体管的源极与漏极区。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种半导体元件的结构，尤其涉及一种动态随机存取存储器的结构。
技术介绍
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是以电容器来储存数据。每一个存储单元(Memory Cell)的数据值即是由其电容器所带的电荷来判读。由于现代存储单元的尺寸很小，为了增加电容器电容值以减少数据误判的机会，并减少存储单元数据的“刷新”(Refresh)频率而增加运作的效率，常见的方法是增加电容器下电极的表面积，藉由电容器表面积的增加来提供足够的储存电容。为了达到电容器的表面积以及存储单元的集成度等需求，沟渠式电容器(Trench Capacitor)成为普遍的选择。图1A是现有的一种使用沟渠式电容器的动态随机存取存储器的上视图。图1B是沿图1A的剖面线I-I’的剖面图。请参照图1A与图1B，此动态随机存取存储器包括衬底100、晶体管102、通过栅极(passing gate)结构104、隔离结构106、沟渠式电容器108、层间介电层110以及接触窗(Contact)112。其中接触窗112连接至沟渠式电容器108。然而，接触窗开口(Contact Window)在进行光刻工艺(Lithography)时，因为工艺裕度(Process Window)很小，所以很容易发生对准不良(Misalignment)，而使接触窗112与晶体管102的源极与漏极区114于圆圈103处电性连接，或使接触窗112与通过栅极结构104的导体层电性连接。因此造成存储单元失效，进而影响此存储器的良率。
技术实现思路
有鉴于此，本技术的目的是提供一种动态随机存取存储器，以提升接触窗对准的工艺良率。本技术提供一种动态随机存取存储器，包括衬底、沟渠式电容器、通过栅极(Passing gate)结构、晶体管以及接触窗。衬底具有一个沟渠；沟渠式电容器配置于衬底的沟渠中；通过栅极结构配置于沟渠式电容器上；晶体管配置于通过栅极结构的一侧的衬底上；接触窗配置于通过栅极结构的另一侧的衬底上，且此接触窗连接至沟渠式电容器。于一实施例中，上述沟渠式电容器包括下电极、电容介电层以及上电极。下电极配置于沟渠周缘的衬底中；上电极填满沟渠；电容介电层位于上电极与下电极之间。电容介电层的材料例如是ONO。于一实施例中，上述的动态随机存取存储器还包括隔离结构，配置于通过栅极结构与沟渠式电容器之间。本技术再提供一种动态随机存取存储器，包括衬底、第一晶体管、第二晶体管、第一沟渠式电容器、第二沟渠式电容器、第一通过栅极结构、第二通过栅极结构以及一接触窗。衬底具有元件隔离结构；第一晶体管配置于元件隔离结构的一侧的衬底上，第二晶体管配置于元件隔离结构另一侧的衬底上；第一沟渠式电容器配置于第一晶体管与元件隔离结构之间；第二沟渠式电容器配置于第二晶体管与元件隔离结构之间；第一通过栅极结构配置于第一沟渠式电容器上；第二通过栅极结构配置于第二沟渠式电容器上；接触窗配置于第一通过栅极结构与第二通过栅极结构之间，且连接至第一沟渠式电容器与第二沟渠式电容器。于一实施例中，上述第一沟渠式电容器包括第一下电极、第一电容介电层与第一上电极。第一下电极位于第一上电极周缘的衬底中；第一电容介电层位于第一上电极与第一下电极之间。第一电容介电层的材料例如是ONO。于一实施例中，上述第二沟渠式电容器包括第二下电极、第二电容介电层与第二上电极。第二下电极位于第二上电极周缘的衬底中；第二电容介电层位于第二上电极与第二下电极之间。第二电容介电层的材料例如是ONO。于一实施例中，上述动态随机存取存储器还包括一个第一隔离结构，配置于第一通过栅极结构与第一沟渠式电容器之间。此外，此动态随机存取存储器还包括第二隔离结构，配置于第二通过栅极结构与第二沟渠式电容器之间。由于本技术的晶体管形成于通过栅极结构的一侧，接触窗形成于通过栅极结构的另一侧并连接至沟渠式电容器，因此接触窗的工艺裕度不受限于源极与漏极区。此外，因为沟渠式电容器的制作是在元件隔离结构形成之后，所以接触窗的工艺裕度不受限于元件隔离结构。综上所述，本技术大幅增加接触窗的工艺裕度，进而增加存储器元件的良率与可靠性。为让本技术的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。附图说明图1A是现有的一种使用沟渠式电容器的动态随机存取存储器的上视图；图1B是沿图1A的剖面线I-I’的剖面图；图2A是依据本技术一实施例所绘示的动态随机存取存储器的上视图；图2B是沿图2A的剖面线II-II’的剖面图；图3A是依据本技术另一实施例所绘示的动态随机存取存储器的上视图；图3B是沿图3A的剖面线II-II’的剖面图；图4A至图4F是依照本技术的一实施例所绘示的一种动态随机存取存储器的制造流程剖面图；图4G是依照本技术另一实施例所绘示的动态随机存取存储器的制造流程剖面图。主要元件符号说明100、200、400衬底102、225a、225b、425a、425b晶体管103圆圈104、222a、222b、422a、422b通过栅极结构106隔离结构108、216a、216b、416a、416b沟渠式电容器110、226、426层间介电层112、228、230、428、430接触窗 202、402元件隔离结构204a、204b、404a、404b沟渠406垫氧化层408掩模层410介电层210a、210b、410a、410b电容介电层412导体层212a、212b、412a、412b上电极214a、214b、414a、414b下电极218a、418a第一隔离结构218b、418b第二隔离结构220a、220b、420a、420b栅极结构114、224a、224b、424a、424b源极与漏极区I-I’、II-II’、III-III’剖面线W1、W2、W3、W4字线具体实施方式图2A是依据本技术一实施例所绘示的动态随机存取存储器的上视图。图2B是沿图2A的剖面线II-II’的剖面图。其中，图2A与图2B仅绘示此动态随机存取存储器阵列的一部分，但本技术并不限定于此部分。此动态随机存取存储器的各构件与各构件的配置方式可在图2A的上下左右等方向重复排列。请参照图2A与图2B，本技术的动态随机存取存储器是由衬底200、元件隔离结构202、沟渠式电容器216a、沟渠式电容器216b、第一隔离结构218a、第二隔离结构218b、通过栅极结构222a、通过栅极结构222b、晶体管225a、晶体管225b以及接触窗228所构成。衬底200例如是硅衬底，其具有沟渠204a与204b。此外，晶体管225a配置于元件隔离结构202的一侧的衬底200上，晶体管225b配置于元件隔离结构202另一侧的衬底200上。晶体管225a包括栅极结构220a及源极与漏极区224a；晶体管225b包括栅极结构220b及源极与漏极区224b。栅极结构220a在存储单元的阵列中，可视为字线W1的一部分；栅极结构220b在存储单元的阵列中，可视为字线W2的一部分。另外，沟渠204a位于晶体管225a与元件隔离结构202之间，沟渠204b位于晶体管225b与元件隔离结构202之间。沟本文档来自技高网...

【技术保护点】
一种动态随机存取存储器，其特征在于，包括：　　　　一衬底，具有一沟渠；　　　　一沟渠式电容器，配置于该衬底的该沟渠中；　　　　一通过栅极结构，配置于该沟渠式电容器上；　　　　一晶体管，配置于该通过栅极结构的一侧的该衬底上；以及　　　　一接触窗，配置于该通过栅极结构的另一侧的该衬底上，且该接触窗连接至该沟渠式电容器。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏怡男，
申请(专利权)人：联华电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]