具有沟槽侧壁晶体管的非易失性存储器件及其制造方法技术

非易失性存储器件包括半导体衬底、器件隔离层、隧道绝缘层、浮置栅极、埋入浮置栅极以及控制栅极。沟槽位于衬底上，用于限定与沟槽相邻的衬底的激活区。器件隔离层沿沟槽位于衬底上。隧道绝缘层位于衬底的激活区上。浮置栅极位于对着衬底的激活区的隧道绝缘层上。埋入浮置栅极位于沟槽内的器件隔离层上。栅极间介质层位于浮置栅极和埋入浮置栅极上，而且在它们之上延伸。控制栅极位于栅极间介质层上，而且在浮置栅极和埋入浮置栅极上延伸。

【技术实现步骤摘要】

本专利技术涉及非易失性存储器件，本专利技术更特别地涉及用于非易失性存储器件的晶体管及其制造方法。
技术介绍
随着非易失性存储器件的集成度的提高，通过相应减小存储单元的电流和耦合比，难以制造更高集成度的非易失性存储器件，但是在现有存储单元内这是可以的。在多个存储单元串联在一起的NAND型非易失性存储器件中，减小存储单元的电流尤其困难。如图1所示，NAND型非易失性存储器件包括选择晶体管和多个串联的存储单元。存储单元的栅极连接到字线WL。选择晶体管的栅极连接到地选择线GSL或者字符串选择线SSL。串联连接到存储单元的多个字符串连接到公共源极线CSL。分别串联连接到存储单元的每个字符串连接到不同的位线BL。为了对选择的存储单元“A”进行写操作，对存储单元“A”的栅极施加程序电压(program voltage)，而对存储单元“A”的沟道施加0V电压，这样实现了FN隧道效应。利用FN隧道，逻辑值“0”存储在选择的存储单元“A”上，而使连接到选择的字线WL的未选存储单元“B”的沟道浮置。将至少与对相应字符串选择线SSL施加的电压相同的电压施加到选择的位线BL，而将0V电压施加到未选位线BL本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：半导体衬底，其上具有沟槽，用于限定与该沟槽相邻的衬底上的激活区；器件隔离层，沿沟槽，位于衬底上；隧道绝缘层，位于衬底上的激活区上；浮置栅极，位于对着衬底上的激活区的隧道绝缘层上；　 　埋入浮置栅极，位于沟槽内的器件隔离层上；栅极间介质层，在浮置栅极和埋入浮置栅极上延伸；以及控制栅极，位于栅极间介质层上，而且在浮置栅极和埋入浮置栅极上延伸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴珉彻，许星会，崔正达，李知晅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]