半导体器件制造方法技术

一种半导体器件制造方法，包括：在半导体衬底１０上方形成第一多孔绝缘膜３８的步骤；形成第二绝缘膜４０的步骤，该第二绝缘膜的密度比该第一多孔绝缘膜３８的密度更大；以及利用存在的该第二绝缘膜４０将电子束、ＵＶ射线或者等离子体施加至该第一多孔绝缘膜３８以固化该第一多孔绝缘膜３８的步骤。由于将电子束等通过更致密的第二绝缘膜４０施加至该第一多孔绝缘膜３８，从而能够无损坏地固化该第一多孔绝缘膜３８。由于能够保持该第一多孔绝缘膜３８不被损坏，因而能够防止吸水性和密度增加，进而能够防止介电常数变大。从而，本发明专利技术能够提供包括低介电常数和高机械强度绝缘膜的半导体器件。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种包含低介电常数绝缘膜的半导体器件的制造方法。
技术介绍
近年来，随着半导体器件被日益集成，互连宽度和互连间距被设定得越来越小。现在提出使互连间距为0.1μm或者更小。互连之间的寄生电容与互连间距成反比，并且随着互连间距减小，互连之间的寄生电容增大。互连之间寄生电容的增大引起传播速度的延迟，这是阻碍半导体器件运行速度提高的因素。为了减小互连之间的寄生电容，使用低介电常数的材料作为层间绝缘膜的材料是有效途径。传统上，使用二氧化硅(SiO2)、氮化硅(SiN)、磷硅玻璃(PSG)等无机膜作为层间绝缘膜的材料。使用聚酰亚胺等有机膜等作为层间绝缘膜的材料。例如，通过CVD形成的SiO2膜的介电常数约为4。SiOF膜被提出作为介电常数低于SiO2膜的绝缘膜。SiOF膜的介电常数约为3.3-3.5。但是，为了使互连之间的寄生电容足够低，需要使用介电常数更低的绝缘膜。近年来，我们注意到多孔绝缘膜为介电常数非常低的绝缘膜。多孔绝缘膜是一种其中具有许多孔的膜。多孔绝缘膜被用作层间绝缘膜的材料，从而互连之间的寄生电容能被减小。下列参考文献揭示了本专利技术的
技术介绍
。专利文献1日本专利申请待审公布No.2002-26121的说明书专利文献2日本专利中请待审公布No.2003-68850的说明书但是，这并不能说这种其中形成有许多孔的多孔绝缘膜具有足够的机械强度。这种绝缘膜中常会有裂缝，且该绝缘膜在结合(bonding)时常被折断。
技术实现思路
本专利技术的目的在于提供一种用于制造半导体器件的方法，该半导体器件包含介电常数非常低并具有足够机械强度的绝缘膜。根据本专利技术的一个方案，提供有一种，包括以下步骤在半导体衬底上方形成第一多孔绝缘膜；在该第一多孔绝缘膜上方形成第二绝缘膜，该第二绝缘膜的密度比该第一多孔绝缘膜的密度更大；以及利用该第一多孔绝缘膜上存在的该第二绝缘膜，将电子束、UV射线或者等离子体施加至该第一多孔绝缘膜，以固化该第一多孔绝缘膜。在本专利技术中，形成多孔层间绝缘膜，然后在该多孔层间绝缘膜上形成致密绝缘膜，并且将电子束、UV(紫外)射线或者等离子体通过该致密绝缘膜施加至该多孔层间绝缘膜。根据本专利技术，其中利用电子束或者其它方式固化该多孔层间绝缘膜，该多孔层间绝缘膜可具有非常高的机械强度。从而，根据本专利技术，能够防止该层间绝缘膜的裂化及结合等中层间绝缘膜的折断。此外，根据本专利技术，其中通过致密绝缘膜施加电子束或者其它，使该多孔层间绝缘膜不会受到损坏。从而，根据本专利技术，能够防止该多孔层间绝缘膜的吸水性增加。能够防止该多孔层间绝缘膜的密度增大。因此，根据本专利技术，能够防止该多孔层间绝缘膜的介电常数变大。从而，本专利技术能够提供一种低介电常数和高机械强度的多孔层间绝缘膜。本专利技术能够提供一种高运行速度和高可靠性的半导体器件。附图说明图1A至图1C是根据本专利技术的一个实施例在的步骤中半导体器件的截面图，其示出该方法(部分1)。图2A至图2C是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分2)。图3A和图3B是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分3)。图4A和图4B是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分4)。图5A和图5B是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分5)。图6是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分6)。图7是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分7)。图8是根据本专利技术的该实施例在的步骤中该半导体器件的截面图，其示出该方法(部分8)。图9A至图9C是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分1)。图10A至图10C是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分2)。图11A和图11B是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分3)。图12A和图12B是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分4)。图13A和图13B是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分5)。图14A和图14B是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分6)。图15是根据比较例在的步骤中半导体器件的截面图，其示出该方法(部分7)。图16A和图16B是多孔层间绝缘膜中交联反应的概念视图。图17A和图17B是多孔层间绝缘膜中孔尺寸的概念视图。图18是等离子体的施加能量与多孔层间绝缘膜相对于基底的抗张强度之间关系的曲线图。图19是等离子体的施加能量与多孔层间绝缘膜的介电常数之间关系的曲线图。具体实施例方式如上所述，并不能说多孔绝缘膜具有足够的机械强度。将电子束等施加至多孔绝缘膜，因此多孔绝缘膜的膜质量被改变，并且该多孔绝缘膜的机械强度得到提高。但是，当将电子束等施加至多孔绝缘膜时，多孔绝缘膜会被损坏。当该多孔绝缘膜被损坏时，该多孔绝缘膜的吸水性提高。当多孔绝缘膜吸收水分时，介电常数变大。当该多孔绝缘膜被损坏时，该多孔绝缘膜过分收缩，这也是增大介电常数的一个因素。本中请的专利技术人专心研究并获得一个想法在多孔绝缘膜上形成高密度的绝缘膜，并且将电子束等通过致密绝缘膜施加于该多孔绝缘膜，因此能够将该电子束等施加至该多孔绝缘膜，同时保持该多孔绝缘膜不被损坏。根据本专利技术，在保持多孔绝缘膜不被损坏的同时，电子束等施加于该多孔绝缘膜，由此能够防止吸水性提高及该多孔绝缘膜的收缩，同时该多孔绝缘膜能被充分地固化(cure)。从而，根据本专利技术，能够形成具有足够高机械强度和低介电常数的多孔绝缘膜。实施例下面将结合图1A至图8解释根据本专利技术的一个实施例的。图1A至图8是根据本实施例在的步骤中半导体器件的横截面图。如图1A所示，通过例如LOCOS(硅的局部氧化)在半导体衬底10上形成器件绝缘膜12。该器件绝缘膜12限定了器件区域14。半导体器件10例如为硅衬底。下一步，在器件区域14中，通过中间的栅极绝缘膜16而形成栅电极18。然后，在栅电极18的侧壁上形成侧壁绝缘膜20。接下来，利用侧壁绝缘膜20和栅电极18作为掩模，将掺杂剂杂质注入到半导体衬底10中，以在栅电极18两侧的半导体衬底10中形成源极/漏极扩散层22。从而，制成包括栅电极18和源极/漏极扩散层22的晶体管24。下一步，通过例如CVD在整个表面上形成氧化硅膜的层间绝缘膜26。然后，在层间绝缘膜26上形成例如50nm厚的停止膜28。停止膜28由例如SiN膜、SiC氢化膜(SiC:H膜)、SiC氢化氧化膜(SiC:O:H膜)、SiC氮化膜(SiC:N膜)等构成。然后，SiC:H膜是其中存在氢的SiC膜。SiC:O:H膜是其中存在氧(O)和氢(H)的SiC膜。SiC:N膜是其中存在氮(N)的SiC膜。停止膜28作为用于在后面的步骤中通过CMP抛光钨膜34等的停止物。停止膜28还作为用于在后面的步骤中于层间绝缘膜38等中形成沟槽46的蚀刻停止物。下一步，通过光刻形成下至源极/漏极扩散层22的接触孔30(参见图1B)。下一步，通过例如溅射在整个表面上形成50nm TiN膜的粘合层32。粘合层32用于确保导电塞的粘合，该导电塞将在下文中结本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括以下步骤：在半导体衬底上方形成第一多孔绝缘膜；在该第一多孔绝缘膜上方形成第二绝缘膜，该第二绝缘膜的密度大于该第一多孔绝缘膜的密度；以及利用该第一多孔绝缘膜上存在的该第二绝缘膜，将电子束、Ｕ Ｖ射线或者等离子体施加于该第一多孔绝缘膜，以固化该第一多孔绝缘膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中田义弘，尾崎史朗，矢野映，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]