半导体器件制造技术

一种半导体器件，包括：衬底，具有设置有沟道图案的有源区；器件隔离层，包括限定有源区的第一部、以及包围沟道图案的第一部分的第二部；上外延图案，设置在沟道图案的顶表面上；栅电极，包围沟道图案的第二部分并且在第一方向上延伸；栅间隔物，在栅电极上；层间介电层，在栅间隔物上；以及气隙，在栅电极的底表面和器件隔离层的第二部之间。气隙的至少一部分与栅电极竖直地重叠。沟道图案的第二部分高于沟道图案的第一部分。图案的第一部分。图案的第一部分。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月7日在韩国知识产权局递交的韩国专利申请号10
‑
2020
‑
0099171的优先权，其公开内容由此通过引用全部并入。


[0003]本专利技术构思涉及一种半导体器件，更具体地，涉及一种包括竖直场效应晶体管的半导体器件。

技术介绍

[0004]半导体器件由于其尺寸小、多功能性和/或制造成本低而在电子工业中是有益的。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件和具有存储元件和逻辑元件二者的混合半导体器件。随着电子工业的向前发展，可能需要半导体器件的更高的集成度。可能需要具有更高可靠性、更高速度和/或多功能性的半导体器件。为了满足这些要求，半导体器件逐步变得复杂。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供了具有改善的电气特性的半导体器件。
[0006]根据本专利技术构思的实施例，一种半导体器件，包括：衬底，设置有从衬底的主表面突出的第一有源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，设置有从所述衬底的主表面突出的第一有源区，其中，所述第一有源区设置有从所述第一有源区的顶表面突出的第一沟道图案；器件隔离层，在所述衬底上，所述器件隔离层包括限定所述第一有源区的第一部、以及将所述第一有源区的第一沟道图案的第一部分包围的第二部；第一上外延图案，设置在所述第一有源区的第一沟道图案的顶表面上；第一栅电极，包围所述第一有源区的第一沟道图案的第二部分，并且在与所述衬底的主表面平行的第一方向上延伸；栅间隔物，在所述第一栅电极上；层间介电层，在所述栅间隔物上；以及气隙，在所述第一栅电极的底表面与所述器件隔离层的第二部之间，其中，所述气隙的至少一部分与所述第一栅电极竖直地重叠，并且其中，所述第一有源区的第一沟道图案的第二部分高于所述第一有源区的第一沟道图案的第一部分。2.根据权利要求1所述的半导体器件，其中，所述栅间隔物还被设置在所述第一有源区的第一沟道图案的侧壁上，其中，所述栅间隔物的一部分接触所述器件隔离层的第二部和所述第一有源区的第一沟道图案的侧壁，其中，所述第一栅电极的底表面的至少一部分与所述栅间隔物的所述一部分间隔开，并且其中，所述气隙被设置在所述第一栅电极的底表面与所述栅间隔物的所述一部分之间。3.根据权利要求1所述的半导体器件，其中，所述栅间隔物接触所述第一栅电极的底表面和所述第一沟道图案的侧壁，并且其中，所述气隙被设置在所述层间介电层与所述栅间隔物之间。4.根据权利要求1所述的半导体器件，其中，所述衬底还设置有从所述衬底的主表面突出的第二有源区，其中，所述第二有源区与所述第一有源区在所述第一方向上间隔开，其中，所述第二有源区设置有从所述第二有源区的顶表面突出的第二沟道图案，其中，所述半导体器件还包括：第二上外延图案，设置在所述第二有源区的第二沟道图案的顶表面上，其中，所述器件隔离层包围所述第二沟道图案的第一部分，并且其中，所述第一栅电极包围所述第二有源区的第二沟道图案的第二部分。5.根据权利要求4所述的半导体器件，其中，所述第一有源区的第一沟道图案包括：第一侧壁和第二侧壁，在与所述第一方向不同的第二方向上彼此面对；以及第三侧壁和第四侧壁，在所述第一方向上彼此面对，其中，所述器件隔离层的一部分在所述第一沟道图案与所述第二沟道图案之间，其中，所述器件隔离层的所述一部分相对于所述第一有源区的第一沟道图案的第三侧
壁更靠近所述第一沟道图案的第四侧壁，其中，所述气隙沿所述第一有源区的第一沟道图案的第一侧壁、第二侧壁和第三侧壁延伸，并且其中，所述第一栅电极接触所述第一有源区的第一沟道图案的第四侧壁。6.根据权利要求5所述的半导体器件，其中，所述栅间隔物还被设置在所述器件隔离层的第二部和所述器件隔离层的第一部上，其中，所述栅间隔物的一部分从所述第一有源区的第一沟道图案的第四侧壁朝向所述第二有源区的第二沟道图案延伸，其中，所述栅间隔物的所述一部分包括第一端部，所述第一端部具有与所述第一有源区的第一沟道图案的第四侧壁相邻的倾斜侧壁，其中，所述第一栅电极包括突出部，所述突出部延伸到所述第一有源区的第一沟道图案的第四侧壁与所述栅间隔物的所述一部分的第一端部的倾斜侧壁之间的区域中。7.根据权利要求4所述的半导体器件，其中，所述气隙部分地包围所述第一有源区的第一沟道图案的第三部分，其中，所述第一沟道图案的第三部分被设置在所述第一沟道图案的第一部分和所述第一沟道图案的第二部分之间，并且其中，所述气隙由所述第一栅电极的底表面、所述栅间隔物、以及所述第一有源区的第一沟道图案的第一侧壁、第二侧壁和第三侧壁限定。8.根据权利要求1所述的半导体器件，其中，所述第一有源区还设置有从所述第一有源区的顶表面突出的第二沟道图案，其中，所述第一有源区的第二沟道图案在第二方向上与所述第一有源区的第一沟道图案间隔开，所述第二方向与所述第一方向不同，其中，所述半导体器件还包括：第二栅电极，包围所述第一有源区的第二沟道图案的一部分并且在所述第一方向上延伸，其中，所述第一栅电极的底表面的最上水平面低于所述第二栅电极的底表面的最上水平面。9.根据权利要求1所述的半导体器件，其中，所述栅间隔物的一部分被设置在所述层间介电层与所述气隙之间。10.根据权利要求1所述的半导体器件，还包括：第一下外延图案，设置在所述衬底的第一有源区的凹进区域中；第一有源接触部，穿透所述层间介电层并且被耦接到所述第一下外延图案；以及栅接触部，穿透所述层间介电层并且被耦接到所述第一栅电极，其中，所述栅接触部的底表面高于所述第一有源接触部的底表面。11.一种半导体器件，包括：衬底，设置有第一有源区和第二有源区，其中，所述第二有源区与所述第一有源区在第一方向上间隔开，其中，所述第一有源区和所述第二有源区中的每一个从所述衬底的主表面竖直地突
出，其中，所述第一有源区设置有从所述第一有源区的顶表面突出的第一沟道图案，其中，所述第二有源区设置有从所述第二有源区的顶表面突出的第二沟道图案，并且其中，所述第一沟道图案和所述第二沟道图案中的每一个在所述第一方向上延伸；器件隔离层，在所述衬底上，所述器件隔离层限定所述第一有源区和所述第二有源...

【专利技术属性】
技术研发人员：金文铉，郑荣采，金旻奎，金善培，朴鍊皓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：