一种去除缺陷膜层的方法，包括下列步骤：提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层；用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。本发明专利技术还提供一种形成氧化硅－氮化硅－氧化硅侧墙的方法。本发明专利技术用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。由于在去除缺陷第二膜层时的过蚀刻对第一膜层没有影响，从而在监测出第二膜层有缺陷时，对缺陷第二膜层随时进行去除而不影响到其它膜层，进而使半导体器件的成品率提高。
【技术实现步骤摘要】
本专利技术涉及半导体器件制造领域，尤其涉及。
技术介绍
随着电子技术的进步，半导体器件的集成度不断增加，侧墙成为了半导体 工艺中不可或缺的一部分，例如，在栅极结构中为了处理短沟道效应，便需 要形成侧墙的结构。而侧墙的宽度对于半导体器件的性质有很大的影响，因 此对于日益精细的半导体工业，能否制作所需规格的侧墙变的极为重要。现有技术采用氧化硅-氮化硅-氧化硅层作为侧墙以更好控制侧墙的宽度，具体形成氧化硅-氮化硅-氧化硅侧墙的工艺，请参照图1,提供半导体衬底IOO, 在半导体衬底1 OO上依次形成栅介电层102及栅^及104;然后在栅极104两侧的 半导体衬底100中注入离子形成是低掺杂源极/漏极106;接着，于半导体衬底 100及栅极104上沉积第一氧化硅层108，作为后续的侧墙蚀刻工艺的蚀刻终止 层；于第一氧化硅层108上沉积氮化硅层109;再于氮化硅层109上沉积第二氧 化硅层110;所述第一氧化硅层108、氮化硅层109和第二氧化硅层110组成了 ONO层。然后，请参照图2，然后采用现有的蚀刻:技术(etch-back)先蚀刻第二 氧化硅层110定义出侧墙的形状，由于蚀刻第二氧化硅层110的速率比蚀刻 氮化硅层109的速率快，因此氮化硅层109可作为蚀刻停止层；然后再用回 蚀技术蚀刻氮化硅层109至露出半导体村底100上的第一氧化硅层108,形成 侧墙，蚀刻完后，能将第一氧化硅层108保留以保护半导体衬底100。在如下中国专利申请200310101949还可以发现更多与上述技术方案相关 的信息，蚀刻氧化硅-氮化硅-氧化硅层以形成侧墙。现有技术由于机台不稳定，在沉积第二氧化硅层时经常会出现缺陷，导 致第二氧化硅层被破坏，而现有技术在监测出第二氧化硅层被沉积坏以后， 对第二氧化硅层无法进行修复或重新去除时会影响到其它膜层，进而造成半 导体器件的成品率下降。
技术实现思路
本专利技术解决的问题是提供一种去除缺陷膜层及形成氧化硅-氮化硅-氧化 硅侧墙的方法，随时对缺陷氧化硅层进行去除，重新再沉积完整的氧化硅层。为解决上述问题，本专利技术提供一种去除缺陷膜层的方法，包括下列步骤 提供半导体衬底，所述半导体衬底上依次包含有第 一膜层和缺陷第二膜层； 用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。可选的，所述溶液为氟化氢溶液。所述氟化氢溶液的稀释比例为HF: H20=1: 50~1: 100。可选的，所述第二膜层为氧化硅层。所述第一膜层为氮化硅层。氟化氢 溶液蚀刻氧化硅层的速率为180埃/分~400埃/分。氟化氢溶液蚀刻氮化硅层的 速率为2埃/分~4埃/分。一种形成氧化硅-氮化硅-氧化硅侧墙的方法，包括下列步骤提供带有栅 极的半导体衬底，所述半导体村底及栅极上依次形成有第一氧化硅层、氮化 硅层及缺陷第二氧化硅层；用蚀刻氧化硅层的速率大于蚀刻氮化硅层的速率 的溶液去除缺陷第二氧化硅层；在氮化硅层上形成第三氧化硅层；蚀刻第三 氧化硅层、氮化硅层及第一氧化硅层形成侧墙。可选的，所述溶液为氟化氢溶液。所述氟化氢溶液的稀释比例为HF: H20=1: 50 1: 100。氟化氢溶液蚀刻氧化硅层的速率为180埃/分~400埃/分。 氟化氢溶液蚀刻氮化硅层的速率为2埃/分~4埃/分。可选的，形成第一氧化硅层、氮化硅层、第二氧化硅层及第三氧化硅层 的方法为低压化学气相沉积法。可选的，蚀刻第三氧化硅层、氮化硅层及第一氧化硅层的方法为干法蚀 刻法。与现有技术相比，上述方案具有以下优点用蚀刻第二膜层的速率大于 蚀刻第 一膜层的速率的溶液去除缺陷第二膜层。由于在去除缺陷第二膜层时 的过蚀刻对第一膜没有影响，从而在监测出第一膜层有缺陷时，对缺陷第二 膜层随时进行去除而不影响到其它膜层，进而使半导体器件的成品率提高。附图说明图1至图2是现有技术形成氧化硅-氮化硅-氧化硅层侧墙的示意图； 图3是本专利技术去除缺陷膜层的流程图； 图4至图5是本专利技术去除缺陷膜层的示意图； 图6是本专利技术形成氧化硅-氮化硅-氧化硅层侧墙的实施例流程图； 图7至图9是本专利技术形成氧化硅-氮化硅-氧化硅层侧墙的实施例示意图； 图10至图14是本专利技术制作逻辑电路区MOS晶体管的实施例示意图。 具体实施例方式本专利技术用蚀刻第二膜层的速率大于蚀刻第 一膜层的速率的溶液去除缺陷 第二膜层。由于在去除缺陷第二膜层时的过蚀刻对第一膜没有影响，从而在 监测出第一膜层有缺陷时，对缺陷第二膜层随时进行去除而不影响到其它膜 层，进而使半导体器件的成品率提高。下面结合附图对本专利技术的具体实施方式做详细的说明。 图3是本专利技术去除缺陷膜层的流程图。如图3所示，执行步骤S101,提 供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层的；执行步骤S102，用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。图4至图5是本专利技术去除缺陷膜层的示意图。如图4所示，提供半导体 衬底120，所述半导体衬底120上依次包含有第一膜层122和缺陷第二膜层 124,所述在第一膜层122与半导体衬底120之间还可以有其它膜层或半导体器件。本实施例中，所述第一膜层122为氮化硅层，形成氮化硅层的方法为低 压化学气相沉积法。形成的氮化硅层厚度为150埃~2000埃，具体厚度例如 150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃、550埃、 600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃、 1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、 1900埃或2000埃等。本实施例中，所述第二膜层124为氧化硅层，形成氮化硅层的方法为低 压化学气相沉积法。形成的氧化硅层厚度为300埃~3000埃，具体厚度例如 300埃、400埃、500埃、600埃、700埃、800埃、900埃、1000埃、1500埃、 2000埃、2500埃或3000埃等。由于机台的稳定性不好，导致第二膜层124 容易产生缺陷。如图5所示，用氟化氢溶液去除缺陷第二膜层124,所述氟化氢溶液的稀 释比例为HF: H20=1: 50~1: 100。由于第二膜层124的材料氧化硅，因此氟 化氢溶液蚀刻第二膜层124的速率为180埃/分~400埃/分，具体例如180埃/ 分、200埃/分、250埃/分、300埃/分、350埃/分或400埃/分等；由于第一膜 层122的材料为氮化硅，因此氟化氢溶液蚀刻第一膜层122的速率为2埃/分 ~4埃/分，具体例如2埃/分、3埃/分或4埃/分等，由于氟化氢溶液蚀刻第二 膜层124的速率远大于蚀刻第一膜层122的速率，因此在去除缺陷第二膜层 124过程中的过蚀刻对第一膜层122没有任何影响，第一膜层122未受到^5皮坏。本实施例中，氟化氢溶液的稀释比例具体例如为HF: H20=1: 50、 HF: H20=1: 60、 HF: H20=1: 70、 HF: H20=1: 80、 HF: H20=1: 90或HF: H20=1: 100等。如果氟化氢溶液的稀释比例大于1: 50,那么会由于浓度高而会使第 一膜层122受到影响；而如果氟化氢溶液的稀释比例小于1: 100,会因为蚀 刻速本文档来自技高网...
【技术保护点】
一种去除缺陷膜层的方法，其特征在于，包括下列步骤： 提供半导体衬底，所述半导体衬底上依次包含有第一膜层和缺陷第二膜层； 用蚀刻第二膜层的速率大于蚀刻第一膜层的速率的溶液去除缺陷第二膜层。
【技术特征摘要】
【专利技术属性】
技术研发人员：范建国，郭军，季峰强，俞新波，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。