一种执行存储器的操作的方法技术

本发明专利技术公开了一种执行存储器的操作的方法。该存储单元包含一衬底，一第一极性区及一第二极性区。该第一极性区及该第二极性区形成在具有一沟道区域的衬底上。一介电层形成于该沟道区域上，以及一导电栅极形成于该介电层上。该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第一电压值不同于该第二电压值。分别地对该第一极性区施加一第三电压，以及对该第二极性区施加一第四电压。

【技术实现步骤摘要】

本专利技术关于一种执行一快闪多级存储单元的操作的方法。
技术介绍
时至今日，对于非易失性信息储存的存储装置广泛的使用在各种应 用之中。 一般来说，如图1所绘示，存储装置包含用来储存数据存储单元的一存储阵列102、 一列译码器104及一行译码器106耦接至该存储阵 列102来存取该存储阵列102以反应一外部总线。 一般来说，存储单元 的漏极区域位于一 「行」中并连接至一共同位线108，存储单元的控制栅 极位于一 「列」中并连接至一共同字线110。非易失存储单元的例子包含 有只读存储器(ROM)、可编程只读存储器(PROM)、可编程可擦除只 读存储器(EPROM)、电可擦写可编程只读存储器(EEPROM)以及快 闪EEPROM。图2绘示一闪存的一种类型的一截面图。如图2中所绘示，该快闪 存储单元包含在--p型硅衬底202上形成一 n型源极区域204以及-一 n 型漏极区域206。在该源极区域204及该漏极区域206之间的区域为熟知 的该存储单元的一沟道区域208。 一介电层包含一顶氧化物层210、 一氮 化物层212以及一底氧化物层214，形成于该沟道区域208之上。在该介 电层上形成一导电层216作为一控制栅极之用。一-般来说，储存在该快闪存储单元数据存取的操作上包含编程、读 取及/或擦除操作。在一快闪存储单元的编程操作(例如电荷注入)可 以藉由各种方式来实施，像是沟道热电子(CHE)注入或富勒-诺得罕(FN) 注入，这两种方法都是注入电子进入该氮化物层212。擦除操作上(例如 移除电荷)可以藉由带对带热空穴隧穿(BTBHHT)或富勒-诺得罕(FN) 注入。为了擦除该存储单元，藉由将该氮化物层212的电子移除，或送 空穴进入该氮化物层212，来电中性先前被捕捉在该氮化物层212中的电4子。
技术实现思路
在本专利技术的一实施例中，该存储单元包含一衬底， 一第一极性区及 一第二极性区形成在具有一沟道区域衬底上， 一导电栅极形成于该第一 极性区及该第二极性区上。其中第一极性区与第二极性区可以离子注入 或掺杂所产生，也可以施加电压诱导造成， 一般用来作为存储单元的源 极与漏极。该方法包含对该导电栅极于一第一段时间内施加一第一电压， 接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第一电 压值不同于该第二电压值。对该第一极性区施加一第三电压，以及对该 第二极性区施加一第四电压。在本专利技术的另一实施例中，该存储单元包含一衬底， 一第一极性区 及一第二极性区形成在具有一沟道区域衬底上， 一导电栅极形成于该第 一极性区及该第二极性区上。其中第一极性区与第二极性区可以离子注 入或掺杂所产生，也可以施加电压诱导造成， 一般用来作为存储单元的 源极与漏极。该方法包含对该导电栅极于一第一段时间内施加一第一电 压，接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第 一电压值不同于该第二电压值。附图说明前述
技术实现思路
及接下来的简单图式说明，会帮助在阅读该附加示范 的图式有更清楚的理解。为了说明本专利技术的需要，所绘示的各种实施例 是以较佳的实施例为之。然而，可理解的是，本专利技术并不局限图式中所 绘示配置及工具。图1绘示一存储装置的方块图。图2绘示快闪存储单元的一类型的一剖面图。图3A及图3B绘示依据编程方法对该控制栅极及源极/漏极区域施加 电压的时序图。图3C绘示在一编程操作中一快闪存储装置的一剖面图。图4A及图4B绘示依据擦除方法对该控制栅极及源极/漏极区域施加电压的时序图。图4C绘示在一擦除操作中一快闪存储装置的一剖面图。图5绘示依据本专利技术的一实施例在一编程操作中一存储装置的剖面图。图6A绘示依据本专利技术的一方法，在一编程操作中对该控制栅极及源极/漏极区域施加电压的时序图。图6B是绘示依据如图6A所示的一示范的编程技术的一实验阈值电 压分布图。图7A绘示依据本专利技术的一方法，在一擦除操作中对该控制栅极及源 极/漏极区域施加电压的时序图。图7B系绘示依据如图7A所示的一示范的擦除技术的一实验阈值电 压分布图。主要元件符号说明102 存储阵列104 列译码器106 行译码器108 共同位线110 共同字线202 p型硅衬底204、 404、 504源极区域206、 406、 506漏极区域208、 308、 508沟道区域210 顶氧化物层212、 312、 412氮化物层214 底氧化物层216 导电层316、 416、 516控制栅极602、 604、 702、 704 一段时间518、 618、 620、 622、 718、 720、 722电压具体实施例方式本专利技术的示范的实施例将详尽揭露于下述说明，同时对照相关图式 说明来绘示各种实例。尽可能地在通篇图式中以相同的参考标号来表示 相同的元件。在本专利技术的各种实施例中，对该导电栅极于一第一段时间内施加一 第一固定电压，接着重复地对该导电栅极于一第二段时间内施加一第二 固定电压，避免该存储单元为过度编程或过度擦除。传统上，对该控制电极施加一固定正电压来编程该存储单元。相关技术像是沟道热电子(CHE)注入，可参考图3A所示的时序图是对该漏 极区域施加一固定电压(例如5V)，以及对该控制栅极施加一相对较大 的固定电压(例如IOV)，同时相较于施加在该控制栅极和该漏极区域 的电压，让该源极区域在一接地状态或是一 0电压。在图3B所示的另一 编程方法中，富勒-诺得罕(FN)注入对该控制栅极所施加的电压需要维 持固定(例如20V)，以及源极区域和漏极区域皆需要接地。在一编程 操作中，如图3C所示，电子-空穴对在该快闪存储单元的沟道区域308 中产生。对该控制栅极316施加一相对较大的固定电压，因此提高该氮 化物层312的该电压至一较高状态，如此可以吸引电子流经该沟道区域 308至该氮化物层312，如箭头318所指示的方向。当有足够的电子累积 在该氮化物层312时，该氮化物层312会带负电荷，并使该存储单元达 到一所需的阈值电压。在多级存储单元中，可以同时编程多个存储单元。每一存储单元的 编程速率(例如注入电子进入该氮化物层的速率)会基于各种不同的 物理状态而有所改变(例如该氮化物层的厚度、该氮化物层覆盖于该源 极区域的面积...等)。而这些存储单元与存储单元之间物理状态的不同是 又肇因于工艺的关系。该最快的存储单元具有在该氮化物层与该漏极区 域间的需要克服的最低能阶障碍，相反地，该最慢的存储单元具有在该 氮化物层与该漏极区域间的需要克服的该最高能阶障碍。在这样的'瞎况 下，该编程阈值电压V，—的分布就会变成很广，如此也造成该最快的存储 单元会有过度编程的情况。因此便有了控制该阈值电压分布的需求以避免过度编程的情况。对于较窄的阈值电压分布依据该读取操作的机制也 比较容易避免误读该存储单元。此外，对于多级存储单元而言，该窄的 阈值电压系更显重要，因为在该读取过程中，需要在不同阈值电压之间 做区别，才不会导致错误的发生。在一传统技术的使用上，对该控制电极施加一固定负电压来擦除该存储单元。可参考图4A所示，在一带对带热空穴隧穿注入(BTBHHT) 技术，是对该控制栅极施加一固定负电压(例如-IOV)、对该漏极区域施加一正电压(例如5V)、以及对该源极区域接地来擦除一存储单元。一擦除操本文档来自技高网...

【技术保护点】
一种执行一存储器的操作的方法，该存储单元包含一第一极性区及一第二极性区，一导电栅极形成于该第一极性区及该第二极性区上，其特征在于，该方法包含：　对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第 二电压，其中该第一电压值不同于该第二电压值；　对该第一极性区施加一第三电压；以及　对该第二极性区施加一第四电压。

【技术特征摘要】
US 2007-11-26 11/945,1811、一种执行一存储器的操作的方法，该存储单元包含一第一极性区及一第二极性区，一导电栅极形成于该第一极性区及该第二极性区上，其特征在于，该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第二电压，其中该第一电压值不同于该第二电压值；对该第一极性区施加一第三电压；以及对该第二极性区施加一第四电压。2、 根据权利要求1所述的方法，其特征在于，其中该第一段时间及 该第二段时间至少一者是介于1毫秒至1微秒之间。3、 根据权利要求1所述的方法，其特征在于，施加于该导电栅极的 该第一电压是介于8V至12V之间，或介于-12V至-8V之间。4、 根据权利要求1所述的方法，其特征在于，其中施加于该导电栅 极的该第二电压是介于-2V至2V之间。5、 根据权利要求1所述的方法，其特征在于，其中该第三电压及该 第四电压至少一者是接地电位或浮动，或是介于5...

【专利技术属性】
技术研发人员：郭明昌，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]