PMOS低高压转换电路制造技术

一种新型的ＰＭＯＳ低高压转换电路。本电路在结构上采用Ｐ阱作漂移区，故无需附加任何工艺步骤，就可以与Ｐ阱ＳＩ珊等平面ＣＭＯＳ工艺兼容；在工艺上采用Ｐ阱ＳＩ珊等平面工艺，实现本发明专利技术高压ＰＭＯＳ器件的集成，也可以使常规Ｐ阱ＣＭＯＳ集成电路与高压ＭＯＳ器件集成于同一芯片上。同时利用Ｐ阱和场氧化层实现漏、源、沟道的自对准。本电路采用了运动场或圆形结构图形，Ｐ阱作漂移区和延伸源场极，并采用了低温工艺，聚酰亚胺钝化等先进行工艺技术。本电路可应用于交流高压等离子显示。场致发光、静电复印和其他低高压开关电路等领域。（*该技术在1995年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术属半导体集成电路领域。随着LSI和VLSI的飞速发展，人们对低高压兼容的集成技术日益重视。电路系统中，经常需要耐压在100至300V，工作频率在100KC至1MC的高压MOS集成电路。在国内以往的高压器件都是分立的TTL器件，而且与PMOS器件相应的pnp器件难以制成高压器件，更难以制成高压集成电路。在国际上高压MOS集成电路、CMOS常规逻辑控制电路和高压MOS器件集成在同一芯片上的工作仅美国〔1〕、日本〔2〕等国家有所报导，但高压器件的结构和工艺均较复杂。本专利技术的目的是提供一种PMOS低高压转换电路，具有结构和工艺都较简单的特点，便于在国内生产和推广应用，有较高的科研和经济价值。本专利技术具有下列特点本专利技术以P阱作漂移区，用P阱Si栅等平面CMOS工艺制作，其优点是无需附加任何工艺步骤，而且能够实现常规P阱CMOS电路与高压MOS器体集成于同一芯片上。也可以采用普通硅栅或铝栅工艺制作。本专利技术利用P阱和场氧化层实现光刻自对准。现结合图4简要说明本专利技术中高压PMOS器件的工作原理。当漏源电压｜VDS｜很小时，电压｜VGS｜比阈电压｜VTP｜高，但｜VGS－VTP｜＞｜VDS｜，漏源电流IDS几乎随漏源｜VDS｜线性增加，如图4(a)所示。当漏源电压｜VDS｜增加时，沟道在接近漂移区P1处夹断，如图4(b)所示。在P1区夹断后，增加的漏源电压将降落在P1夹断区，所以沟道电流将趋向饱和。当漏源电压｜VDS｜继续增加时，在P1夹断区电场达到临界雪崩电场以前，漂移区在P2处夹断，如图4(c)所示。P2区夹断是由于源场极在漂移区感应的耗尽层和漂移区——衬底PN结反偏引起的耗尽层相碰而造成的。在P2区夹断后，增加的漏源电压将降落在P2区而不会降落在P1区。因此P1区电场不会增加，表面雪崩击穿不会发生，因此漏源电流IDS饱和。当漏源电压｜VDS｜进一步增大时，在漂移区内靠近N＋漏结P3处夹断，如图4(d)所示，漏源电流IDS继续呈饱和型。最后器件击穿电压由P3处耗尽层雪崩击穿或者漏结本征击穿所限制。由以上分析可知，要实现本专利技术中PMOS器件的高击穿电压，必须满足在P1区击穿前，P2区必须夹断；在P2区击穿前，P3区必须夹断；有高的漏PN结本征击穿电压，即采用高阻衬底材料。为了实现高压，必须解决结构和工艺的设计和实施问题。解决方案如下(1)版面采用圆形或运动场图形，以减小PN结曲率，提高器件击穿电压；(2)漏区和沟道区之间隔着一个P阱作漂移区和源区通过铝引线延伸复盖至漂移区形成源场极Lsf，以保证P1区击穿前，P2区夹断；P2区击穿前，P3区夹断；(3)采用950℃的低温氧化扩散工艺，减少缺陷，提高器件性能；(4)采用聚酰亚胺钝化技术，保证电路的稳定性和可靠性；(5)采用离子注入，选择场氧化、磷硅玻璃(PSG)回流等先进技术。P阱Si栅等平面工艺流程如下一次氧化→一次光刻→P阱注入硼 P阱再分布→→底氧生长→LPCVD淀积Si3N4→二次光刻→→等离子刻蚀Si3N4→场氧化→等刻Si3N4去底氧→栅氧化→LPCVD淀积多晶硅→磷掺杂→三次光刻→等离子腐蚀多晶硅→LPCVD淀积SiO2、增密→→五次光刻→磷扩散→LPCVD淀积SiO2、增密→→淀积PSG、增密、回流→六次光刻→真空法淀积铝膜→→七次光刻→聚酰亚胺钝化→八次光刻采用P阱Si栅等平面工艺和运动场图形结构，除了采用高电阻率的衬底材料外，适当增加沟道长度(L)、漂移区长度(Ld)、离子注入剂量和结深，可以提高击穿电压。增大器件宽长比，可以提高驱动能力。改变漂移区长度及其离子注入剂量，可以改变导通电阻值。采用离子注入技术，可以精确控制阈电压值。因此本专利技术中高压PMOS器件具有良好的设计灵活性和工艺可控性。本专利技术的电参数如下关态耐压｜BVDS｜＞200V(VGS＝0V，IDS≤100μA)，关态电流IDS＜1μA(VGS＝0V，IDS＝200V)，驱动电流ION(｜VGS｜＝10V，｜VDS｜＝50V)＞20mA，跨导gm(｜VGS｜＝10V，｜VDS｜＝50V)＞3000μΩ，导通电阻RON(｜VGS｜＝10V，｜VDS｜＝50V)＜1KΩ，阈电压｜VTP｜(｜VDS｜＝10V，IDS＝10μA)＝｜1.5±0.5｜V。本专利技术可以直接用作低高压转换的接口和驱动电路，即其栅极(G极)可以直接把常规CMOS和TTL电平作低压讯号(5～10V)输入，其漏极(D极)可以直接接负载作高压输出(＞200V)。它在交流高压等离子显示，场致发光、静电复印和低高压开关电路等许多领域有着宽广的应用。图1为本专利技术的逻辑图；图2为本专利技术的器件截面结构图。图中rd为漏区半径，Ld为漂移区长度，L为沟道长度，Ls为源区长度，Lsf为源场极复盖漂移区长度。图3为本专利技术的制造主要工艺步骤。(a)为P阱硼注入，(b)为选择场氧化，(c)为制作多晶栅和源、漏区硼注入或硼扩散，(d)为淀和磷硅玻璃(PSG)和形成铝引线。图4为本专利技术高压PMOS器件物理模型及其电压电流特性。图5为本专利技术的显微照片。实施例本专利技术采用运动场结构和P阱Si栅等平面工艺，沟道有效长度L＝8μm，漂移区长度为Ld＝70μm，漂移区注入剂量为NI＝7×1012／cm2，漂移区结深为Xj＝4.5μm，源场极长度Lsf＝30μm，器件宽长比( (W)/(L) )＝200。本文档来自技高网...

【技术保护点】
一种ＰＭＯＳ低高压转换电路由漏区［ｒ↓［ｄ］］、漂移区［Ｌｄ］、沟道区［Ｌ］、源区［Ｌｓ］和源场极［Ｌｓｆ］组成，其特征是在漏区和沟道区之间隔着一个Ｐ阱作漂移区，源区通过铝引线延伸复盖至漂移区形成源场极；电路器件的平面图形呈运动场图形。

【技术特征摘要】
1.一种PMOS低高压转换电路由漏区[rd]、漂移区[Ld]、沟道区[L]、源区[LS]和源场极[Lsf]组成，其特...

【专利技术属性】
技术研发人员：唐国洪，
申请(专利权)人：南京工学院，
类型：实用新型
国别省市：32[中国|江苏]