半导体集成电路装置制造方法及图纸

一种半导体集成电路装置，能使ＭＯＳ晶体管的栅－源／漏之间施加的电压小，能确保栅极绝缘膜的可靠性。它备有：多个存储单元；对应于各行配置的多条字线；将该字线驱动到选择状态的行选择装置；及将偏压加到衬底区上的偏压施加装置。偏压施加装置包括在激活期间将第１偏压加在上述衬底区域上，在备用期间将与第１偏压极性不同的第２偏压加在衬底区域上的装置。第２偏压和第１电源电压之差的绝对值与驱动电压和第２电源电压之差的绝对值相等。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置，特别是涉及实现作为重要结构而包含MOS晶体管(绝缘栅型场效应晶体管)的半导体集成电路装置的高速工作及消耗功率低的结构。伴随包含逻辑电路及存储电路的半导体集成电路装置的高密度化，促使元件精细化，为了保证该元件的耐压特性，有必要降低电源电压。可是，在将MOS晶体管作为重要结构的情况下，由于信号线的驱动速度随着该MOS晶体管的栅极电位的变化而变化(漏极电流的所谓二次方特性)，电路的工作速度下降。作为对付该工作速度下降的对应措施，有必要减小MOS晶体管的阈值电压Vth的绝对值。增加Vgs-Vth，就会增加漏极电流。这里，Vgs表示栅-源之间的电压。另外，通过减小阈值电压的绝对值，MOS晶体管呈导通状态，加快供给漏极电流的时间，实现信号线的高速充放电。一般来说，重视工作速度时电源电压Vcc和阈值电压Vth的关系，如1994年11月5日发行的现代电子学丛书(アドバンストエレクトロニクスシ一ズ)I-9，「超LSI存储器」，伊藤著，陪风馆出版，第352页中所述，可用下式表示。Vth＝α·Vcc式中α是常数，取0.1～0.2的值。例如，设电源电压为1V，阈值电压Vth便为0.1～0.2V。另一方面，如果重视待机时的消耗功率，则有必要考虑亚阈值电流。该亚阈值电流用某一定大小的漏极电流I0开始流过具有某种沟道宽度(W0)的MOS晶体管时的栅-源之间的电压来定义。该亚阈值电流在栅-源之间的电压Vgs为0V时也流动。按照黑田等人的看法，在n沟道MOS晶体管的情况下，如果使阈值电压下降到约0.4V以下，亚阈值电流便增加，待机时功率增大(参见日经微器件，1995年3月号，第58页)。图27是简略地表示n沟道MOS晶体管的阈值电压Vth相对于反向栅极(衬底区域)和漏极之间的电位差VBS的变化的关系图。在图27中，曲线T1表示反向栅-源之间的电位差VBS为0V时阈值电压为0.1V的n沟道MOS晶体管的阈值电压Vth，曲线T2表示反向栅-源之间的电位差VBS为0V时阈值电压为0.28V的n沟道MOS晶体管的阈值电压Vth。在图27中，纵轴表示阈值电压Vth，横轴表示反向栅-源之间的电位差VBS。另外，后文说明的衬底效应常数取为0.4，这些曲线T1及T2可由下式(1)求得。Vth＝VTH0+|K|[(|2·φF-VBS|)1/2-(|2·φF|)1/2……(1)式中VBS表示以源极电位为基准的反向栅极电位(反向栅-源之间的电压)，K表示衬底效应常数，φF表示衬底表面电位，VTH0表示VBS＝0V时的阈值电压。从图27所示的特性曲线T1可明显地看出，在n沟道MOS晶体管中，如果以源极电位为基准的反向栅极电位即反向栅-源之间的电压VBS向负方向增大，则阈值电压Vth变大。例如通过控制向n沟道MOS晶体管的栅极区域注入的离子的数量，形成VBS＝0V时的阈值电压Vth0为0.1V的n沟道MOS晶体管(特性曲线T1)。为了使该n沟道MOS晶体管的阈值电压Vth0为0.4V，需要根据该特性曲线T1，使反向栅-源之间的电压VBS为-1.71V。反过来说，通过控制该反向栅-源之间的电压VBS，能改变n沟道MOS晶体管的阈值电压。图28是概括地表示以n沟道MOS晶体管的源极为基准的栅极电位Vgs和漏极电流Igs关系曲线图。在图28中，横轴表示以源极电位为基准的栅极电位(以下称栅压)，纵轴上以对数刻度表示漏极电流。特性曲线TS1表示反向栅-源之间的电压VBS为0V时的漏极电流，特性曲线TS2表示反向栅-源之间的电压VBS为-1.71V时的漏极电流。在该图28所示的特性曲线TS1及TS2中，大致呈直线状所示的区域称为亚阈值区。从这些特性曲线TS1及TS2的比较可知，反向栅-源之间的电压VBS为0V时的亚阈值电流(漏极电流)比反向栅-源之间的电压VBS为-1.71V时的大。可是，在该反向栅-源之间的电压VBS为0V的情况下，阈值电压变低，为0.3V，所以栅压Vgs低时流过较大的电流。因此，如果使用在激活期间、即在电路工作时给出该特性曲线TS1，在备用期间给出特性曲线TS2的n沟道MOS晶体管，则能实现在工作时能高速地工作，而在备用(待机)时能充分地抑制其亚阈值电流的n沟道MOS晶体管。图29是表示现有的n沟道MOS晶体管的反向栅压切换电路结构之一例的图。在图29中，反向栅压切换电路包括将电源线1上的电源电压Vcc和地线2上的接地电压Vss作为两个工作电源电压而工作、并将送到输入信号线3上的激活信号SNB反相后输出到输出信号线4上的反相器5；将从该反相器5送到输出信号线4上的信号的电压电平变换成电源电压Vcc和负电压VNBL的电平的电平变换电路10；以及根据该电平变换电路10的输出信号，输出接地电压Vss及负电压VNBL两者中之一的反向栅极驱动电路15。来自该反向栅极驱动电路15的反向栅压VNB通过信号线16，被送给内部电路18中包含的n沟道MOS晶体管Q的反向栅极(衬底区域)。激活信号SNB是表示该内部电路18的激活/非激活的信号，它为高电平时该内部电路18工作，另一方面，信号SNB为低电平时，内部电路18呈非激活状态，保持备用状态。电平变换电路10包括响应输出信号线4上的信号而导通后，将电源线1上的电源电压Vcc传输给内部结点11a的p沟道MOS晶体管10a；响应激活信号SNB而导通后，将电源线1上的电源电压Vcc传输给内部结点11b的p沟道MOS晶体管10b；响应内部结点11b上的信号电位而导通后，将反向栅压供给线14上的反向栅压VNBL传输给内部结点11a的n沟道MOS晶体管10c；以及响应内部结点11a上的信号电位而导通后，将低电平反向栅压VNBL传输给内部结点11b的n沟道MOS晶体管10d。反向栅极驱动电路15包括响应内部结点11a上的信号电位而导通后，将高电平反向栅压供给线17上的电压Vss传输给输出信号线16的n沟道MOS晶体管15a；以及响应内部结点11b上的信号电位而导通后，将低电平反向栅压VNBL传输给输出信号线16的n沟道MOS晶体管15b。高电平反向栅压供给线17传输高电平的反向栅压即接地电压Vss，与地线等效。接地电压Vss为0V，低电平反向栅压VNBL为例如-1.71V。这里，″反向栅压″表示以接地电压为基准测定的电压。下面，简单地说明该图29所示的反向栅压切换电路的工作情况。内部电路18呈非激活状态而处于备用状态时，激活信号SNB呈低电平，从反相器5输出到输出信号线4上的信号呈电源电压Vcc电平的高电平。在该状态下，p沟道MOS晶体管10a呈非导通状态，p沟道MOS晶体管10b呈导通状态，内部结点11b由p沟道MOS晶体管10b进行充电。随着该内部结点11b的电位上升，n沟道MOS晶体管10c导通，使内部结点11a的电位电平下降到负的反向栅压VNBL电平。伴随该内部结点11a的电位下降，n沟道MOS晶体管10d转变为非导通状态。于是，内部结点11b由p沟道MOS晶体管10b充电到电源电压Vcc电平，另一方面，内部结点11a放电到负的反向栅压VNBL电平。该负的反向栅压VNBL是比接地电压Vss低的电压电平，n沟道MOS晶体管15a呈非导通状态，另一方面，其栅极上收到电源电压Vc本文档来自技高网...

【技术保护点】
一种将第１及第２电源电压作为工作电源电压进行工作的半导体集成电路装置，它备有： 排列成行列状且在第１导电型的衬底区域形成的多个存储单元； 对应于各上述行配置、连接各自对应的行的存储单元的多条字线； 根据地址信号，将绝对值比上述第１电源电压大的驱动电压传输给与地址指定的行对应的字线，并将该字线驱动到选择状态的行选择装置； 以及将偏压加到上述衬底区域上用的偏压施加装置， 其特征在于： 上述偏压施加装置包括在上述地址信号有效且进行存储单元选择工作的激活期间，将第１偏压加在上述衬底区域上，而且在上述行选择装置保持非活化状态的备用期间，以上述第２电源电压为基准，将与上述第１偏压极性不同的第２偏压加在上述衬底区域上的装置，上述第２偏压和上述第１电源电压之差的绝对值实际上与上述驱动电压和上述第２电源电压之差的绝对值相等。

【技术特征摘要】
JP 1997-4-1 82710/971.一种将第1及第2电源电压作为工作电源电压进行工作的半导体集成电路装置，它备有排列成行列状且在第1导电型的衬底区域形成的多个存储单元；对应于各上述行配置、连接各自对应的行的存储单元的多条字线；根据地址信号，将绝对值比上述第1电源电压大的驱动电压传输给与地址指定的行对应的字线，并将该字线驱动到选择状态的行选择装置；以及将偏压加到上述衬底区域上用的偏压施加装置，其特征在于上述偏压施加装置包括在上述地址信号有效且进行存储单元选择工作的激活期间，将第1偏压加在上述衬底区域上，而且在上述行选择装置保持非活化状态的备用期间，以上述第2电源电压为基准，将与上述第1偏压极性不同的第2偏压加在上述衬底区域上的装置，上述第2偏压和上述第1电源电压之差的绝对值实际上与上述驱动电压和上述第2电源电压之差的绝对值相等。2.一种半导体集成电路装置，其特征在于包括激活时执行规定的功能的内部电路，该内部电路包括在第1导电型的半导体衬底区域形成且其源极接收第1参照电压而结合的绝缘栅型场效应晶体管；根据表示上述内部电路的激活/非激活状态的工作方式指示信号，在上述内部电路激活时将第1偏压加在上述衬底区域上，而且在上述内部电路未激活时，以上述第1参照电压为基准，施加与上述第1偏压极性不同的第2偏压的偏压施加装置，上述第1偏压和上述第2偏压的算术平均值实际上与上述第1参照电压相等。3.一种将第1及第2电源电压作为工作电源电压进行工作的半导体集成电路装置，它备有排列成行列状的多个存储单元；对应于各上述行配置、连接各自对应的行的存储单元且在选择时传输绝对值比上述第1电源电压大的驱动电压的多条字线；包括在第1导电型衬底区域形成的绝缘栅型场效应晶体管，激活时执行规定的工作的外围电路；以及将偏压加在上述衬底区域上用的偏压施加装置，其特征在于上述偏压施加装置包括根据表示上述外围电路的激活/非激活的工作方式指示信号，在上述外围电路激活时将第1偏压加在上述衬底区域上，而且在上述外围电路未激活时，以上述第2电源电压为基准，将与上述第1偏压极性不同的第2偏压加在上述衬底区域上的装置，上述第2偏压和上述第1电源电压之差的绝对值实际上与上述驱动电压和上述第2电源电压...

【专利技术属性】
技术研发人员：飞田洋一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]