一种静电放电保护电路制造技术

一种静电放电保护电路，包括待保护的Ｉ／Ｏ端子，其特征在于它还包括电源静电放电总线端子和静电放电保护组件；其中所说的静电放电保护组件包括晶体管，其一端连接电源静电放电总线端子，另一端连接待保护的Ｉ／Ｏ端子。其优越性在于：①在多电源和混合不同电压的电路中，应用本实用新型专利技术提供的静电放电保护网络结构，无论是静电放电还是正常操作时候，都不会发生各电源相互影响的情况；②在多电源和混合不同电压的电路中，如果有耐压值的要求，应用本实用新型专利技术提供的静电放电保护网络结构，可以不使用低压Ｐ型金属氧化物半导体，设计上更为安全简单；③任意两个或多个电路模块组成的电路组合，用于不同电路端子静电放电保护的电路。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

一种静电放电保护电路(一)
本技术涉及一种电路，尤其是一种静电放电(Electrostatic Discharge; ESD)保护电路。(二)
技术介绍
近年来半导体工艺技术继续向深亚微米技术发展，特征尺寸变短，栅 极氧化层变薄。CMOS元件更为先进的制程技术以及縮得更小的元件尺 寸，虽然提高了电路运作的速度，但同时也提高了静电放电(Electmstatic Discharge ESD)的灵敏度，使得CMOS电路对ESD的防护能力下降很多， 但外界环境中所产生的静电并未减少，所以CMOS电路因ESD而损伤的情 形更加严重。在材料之间的摩擦产生静电荷，电荷的形成和存储可以导致几千伏的 静电压。当它们与高度集成的半导体元件接触时，释放出来，该现象称为 静电放电(ESD)。从电学观点看，静电放电表示瞬间高电流事件，峰值为 几安培，持续时间为几个纳秒到几百纳秒量级。混合式电压电源普遍存在于集成电路中，是为了器件应用范围更广， 使用更灵活，但混合式电压电源会导致静电放电的保护变得更薄弱，设计 上也更为复杂。在各大代工厂的工艺库中，针对明确使用电压的双电源系 统(如外部端子1-3.3本文档来自技高网...

【技术保护点】
一种静电放电保护电路，包括待保护的Ｉ／Ｏ端子，其特征在于它包括电源静电放电总线端子和静电放电保护组件；其中所说的静电放电保护组件包括晶体管，其一端连接电源静电放电总线端子，另一端连接待保护的Ｉ／Ｏ端子。

【技术特征摘要】
1、一种静电放电保护电路，包括待保护的I/O端子，其特征在于它包括电源静电放电总线端子和静电放电保护组件；其中所说的静电放电保护组件包括晶体管，其一端连接电源静电放电总线端子，另一端连接待保护的I/O端子。2、 根据权利要求l中所述的一种静电放电保护电路，其特征在于所说的 静电放电保护组件包括二极管和电姐。3、 根据权利要求1中所述的一种静电放电保护电路，其特征在于所说的 待保护的i/o端子是正电源端子、接地电源端子、混合式电压电源端子和中间 电平的输入输出端子中的至少一种。4、 根据权利要求1中所述的一种静电放电保护电路，其特征在于所说的 电源静电放电总线端子是正电源端子、接地电源端子和混合式电压电源端子 中的至少一种。5、 根据权利要求1中所述的一种静电放电保护电路，其特征在于所说的电源静电放电总线端子是正电源端子，待保护的i/o端子是接地电源端子，晶体管是2个低压N型半导体;其中所说的2个低压N型半导体相互串联，且 每一个低压N型半导体都采用二极会连接方式；所说的一个低压N型半导体 的漏极连接正电源端子，另一个低压N型半导体的源极连接地电源端子。6、 根据权利要求1中所述的一种静电放电保护电路，其特征在于述所说 的电源静电放电总线端子是混合式电压电源端子，待保护的1/0端子是接地电 源端子，晶体管是一个高压P型半导体；所说的高压P型半导体的栅极和衬 底都连接...

【专利技术属性】
技术研发人员：戴宇杰，张小兴，吕英杰，黄维海，王洪来，
申请(专利权)人：天津南大强芯半导体芯片设计有限公司，
类型：实用新型
国别省市：12[中国|天津]