用于半导体存储器件的薄膜晶体管及其制造方法技术

用于半导体存储器件的ＴＦＴ，包括第一绝缘层１上形成的第一导电层２、覆盖在其上的第二绝缘层３，第二绝缘层内形成的开口４，在开口４中暴露第一导电层的表面及在第二绝缘层３上预定部分表面形成半导体层５，覆盖在半导体层５上的薄栅极绝缘层６，在其上形成第二导电层７，在半导体层５之第一部分内形成的第一杂质区，在半导体层５之第二部分内形成的第二杂质区，和在半导体层５内第一与第二杂质区间所确定的沟道区５ｃ。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于半导体存储器件的薄膜晶体管(TFT)及其制造方法，特别是涉及具有六晶体管存储单元结构和一个静态随机存储器(SRAM)的PMOSTFT晶体管及其制造方法。由于近来对SRAM的需要不断增长和DRAM价格的不稳定，半导体存储器件制造商曾做出努力，利用动态随机存储器件(DRAM)批量生产线来增加静态随机存储器(SRAM)的产量。对SRAM需求的不断增长是因为它们具有独一无二的特性，如高速、低功耗、无刷新要求以及简化的系统设计，还由于向多功能、高质量、小型化和重量轻系统发展的趋势。然而，由于SRAM具有比DRAM复杂的单元结构，SRAM的密度落后了一代。目前的SRAM分为四晶体管和六晶体管存储单元结构。四晶体管型在容量方面依靠，它由一个NMOS型存储单元和CMOS型外围电路组成，NMOS型存储单元有一个多晶硅作为高阻负载。由于芯片尺寸的原因，最初生产的是256KbSRAM，没有考虑具有全CMOS结构的低功耗SRAM。因此，最近采用一种叠层型TFT来降低功耗，并保持和传统的四晶体管型(《VLSI技术论文集》1990年版，第19至24页)芯片同样大小，这样叠层型TFT将本文档来自技高网...

【技术保护点】
一种用于半导体存储器件的ＴＦＴ，其特征在于包括：第一导电层２，它在第一绝缘层１上形成并用第一导电型杂质掺杂；第二绝缘层３，它复盖在所说第一导电层２上；一个开口４，它在所说的和第一导电层２上的第二绝缘层３内形成；一个半导体层５，它在暴露于所说的开口４内的所说的第一导电层２的表面和所说的第二绝缘层３的预定部分的表面上形成；一个薄栅极绝缘层６，它复盖在所说的半导体层５上；第二导电层７，它在所说的开口４里面及其周围的薄栅极绝缘层６上形成；第一杂质区，它在与所说开口４底部的第一导电层２接触的所说半导体层５的第一部分内形成，并用第一导电型杂质掺杂；第二杂质区，它在所说第二绝缘层３上的半导体层５的第二部分内...

【技术特征摘要】
KR 1991-12-27 91-24664;KR 1992-4-21 92-66781.一种用于半导体存储器件的TFT，其特征在于包括第一导电层2，它在第一绝缘层1上形成并用第一导电型杂质掺杂；第二绝缘层3，它复盖在所说第一导电层2上；一个开口4，它在所说的和第一导电层2上的第二绝缘层3内形成；一个半导体层5，它在暴露于所说的开口4内的所说的第一导电层2的表面和所说的第二绝缘层3的预定部分的表面上形成；一个薄栅极绝缘层6，它复盖在所说的半导体层5上；第二导电层7，它在所说的开口4里面及其周围的薄栅极绝缘层6上形成；第一杂质区，它在与所说开口4底部的第一导电层2接触的所说半导体层5的第一部分内形成，并用第一导电型杂质掺杂；第二杂质区，它在所说第二绝缘层3上的半导体层5的第二部分内形成，并用第一导电型杂质掺杂；以及一个沟道区5c，它处在所说的半导体层5内的第一与第二杂质区之间。2.如权利要求1所说的一种用于半导体存储器件的TFT，其中所说的沟道区5c的大小由所说开口4的直径或深度来决定。3.如权利要求1所说的一种用于半导体存储器件的TFT，其中所说的第一导电型杂质为P型。4.如权利要求1所说的一种用于半导体存储器件的TFT，其中所说的第一杂质区的杂质自所说的第一导电层2向上扩散。5.一种用于半导体存储器件的TFT的制造方法，其特征在于包括以下步骤在第一绝缘层1上形成用第一导电型杂质掺杂的第一导电层2;用第二绝缘层3复盖所说的第一导电层2;在所说的第一导电层2上的第二绝缘层3内形成一个开口4。在暴露于所说开口4内的第一导电层2的表面和所说第二绝缘层3的预定部分的表面上形成一个半导体层5;用薄栅极绝缘层6复盖所说的半导体层5，并同时通过向上扩散所说第一导电层2内的杂质，在与所说暴露的第一导电层2接触的半导体层5的第一部分内形成第一杂质区;在所说的开口4里面和周围的薄栅极...

【专利技术属性】
技术研发人员：金长来，金汉洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]