半导体存储器件制造技术

本发明专利技术目的在于提供具有即使变更产品规格也能够以最佳电流驱动力驱动负载电路的升压电位产生电路的半导体存储装置。用升压电位产生电路１３恒定地产生高于外加电压的外压电位φ，并作为电源供给负载电路１５。用升压电位控制电路１１监视升压电位φ３，用电流能力控制电路１２把控制信号φ２Ａ供给升压电位产生电路１３，通过负载电路１５的负载大时加大反之则减小升压电位电路１３的电流供给能力，使得即使变更负载也能以最佳电流驱动能力驱动负载。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，特别是关于具备把从外部供给的电源电压进行升压并提供给字线驱动系统电路的升压电位产生电路的半导体存储装置。在动态随机存取存储器(以下记为DRAM)中，需要按规定的时间间隔刷新存储单元中的数据，该刷新周期取决于外部的规格。1M位和4M位的DRAM中，是1种刷新周期，而16M以上的DRAM中设有多种刷新周期。例如，64M位的DRAM中，设有2048刷新周期、4096刷新周期及8192刷新周期等3种方法。当改变刷新周期数时，与此相对应就要改变在一种刷新周期中被同时选择的字线数。例如，在2048刷新周期类产品中就要同时选择8192刷新周期类产品的4倍的字线。为此，在具有把从外部供给的电源电压进行升压并提供给字线驱动系统电路的升压电位产生电路并用该电路的输出驱动字线的结构中，同时被选择的字线数和驱动字线的升压电位产生电路的电流供给能力之间的比率随刷新周期的规格而变化。换言之，在字线的电位变为随刷新周期的规格而改变，同时被选择的字线条数多的刷新周期(刷新周期低)的产品中，就存在对存储单元的写入及读出不完全的危险。为使上述刷新周期和字线驱动升压电位产生电路的电流供本文档来自技高网...

【技术保护点】
半导体存储装置，其特征在于包括：升压电位产生装置，用于恒定地产生高于外加电压的升压电位； 字线驱动装置；用于将该升压电位产生装置的输出电位作为电源提供并驱动字线；以及 控制装置，用于接受决定产品规格的信号，并把根据该决定信号而生成的控制信号供给上述升压电位产生装置，在被上述字线驱动装置同时驱动的字线多时加大上述升压电位产生装置的电流供给能力，在被同时驱动的字线少时减少上述升压电位产生装置的电流供给能力。

【技术特征摘要】
JP 1993-12-28 349524/931.半导体存储装置，其特征在于包括升压电位产生装置，用于恒定地产生高于外加电压的升压电位；字线驱动装置；用于将该升压电位产生装置的输出电位作为电源提供并驱动字线；以及控制装置，用于接受决定产品规格的信号，并把根据该决定信号而生成的控制信号供给上述升压电位产生装置，在被上述字线驱动装置同时驱动的字线多时加大上述升压电位产生装置的电流供给能力，在被同时驱动的字线少时减少上述升压电位产生装置的电流供给能力。2.权利要求1中记载的半导体存储装置，其特征在于上述决定产品规格的信号是决定刷新周期的信号。3.权利要求1或权利要求2中记载的半导体存储装置，其特征在于上述升压电位产生装置中拥有其输出端被共同连接在一起的多个升压电位产生电路，通过用上述控制装置选择这些升压电位产生电路、按照同时被驱动的字线数改变电流供给能力。4.权利要求1或权利要求2中任一项所记载的半导体存储装置，其特征在于上述字线驱动装置具有用于把字线设定为高电平的P沟道MOS晶体管，把上述升压电位送给该P沟道MOS晶体管上。5.权利要求1或权利要求2中任一项所记载的半导体存储装置，其特征在于上述控制装置具备把基准电位和上述升压电位产生装置输出的升压电位进行比较并根据此比较结果控制上述升压电位为恒定。6.半导体存储装置，其特征在于包括升压电位产生电路，用于恒定地产生高于外加电压的升压电位;输出与产品规格相应的切换信号的第1电路;把上述升压电位产生电路输出电位作为电源被提供的第2电路;根据上述第1电路输出的切换信号改变从上述升压电位产生电路供给上述第2电路的最大电流的第3电路;接受上述升压电位产生电路的输出并控制上述升压电位为恒定的第4电路。7.权利要求6中记载的半导体存储装置，其特征在于上述升压电位产生电路具备多个产生升压电位的...

【专利技术属性】
技术研发人员：金子哲也，大泽隆，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]