CMOS技术中集成电路极性颠倒的保护装置制造方法及图纸

本发明专利技术涉及在ＣＭＯＳ技术中，用于单片集成电路极性颠倒保护的措施。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在CMOS技术中，用于单片集成电路极性颠倒的保护措施，特别涉及用于CMOS器件本身。防止电子线路元件保护(比如说电源接错)非常重要，特别是在自动化电子设备中，由于极性的颠倒，整个电路可能损坏，从而引起极大的破坏。为了避免极性颠倒的后果，通常使用一个二极管。在CMOS电路中，这有一个很大的缺点，因为一个二极管只能通过“埋层技术”构成。这样，使得技术更加复杂，从而引起费用上升，这是应想尽一切办法要避免的。因此，本专利技术的目的是提供极性颠倒保护，在常规MOS技术下，不需附加技术，就能完成这种保护。本极性颠倒保护装置包括一种导电类型的基片，在基片的一个主要表面形成的另一导电类型的阱区，和在阱区中形成的基片导电类型的一个源极区及漏极区。通过一个低阻抗，源极区与正电源电压相连，要被保护的电路的输入端位于漏极区，在极性颠倒时，通过一个相同数值的电阻，阱区与电源相连，使得阱区电流被限制在一个最小值。根据一个实施例的下述描述和附图，本专利技术将变得更清楚。图中附图说明图1是依照本专利技术，用于一个p沟道CMOS晶体管的极性颠倒保护装置的平面图。图2是图1中沿线A-A的剖面图。图3本文档来自技高网...

【技术保护点】
用于ＣＭＯＳ器件的一个极性颠倒保护装置，包括： －一种导电类型的基片（１）； －在基片的一个主要表面中形成的的另一导电类型的阱区（２）； －在阱区（２）形成的，基片导电类型的一个源极区（５）和一个漏极区（３）。其特征在于： 通过一个低阻抗，源极区（５）与正电源电压（Ｖ↓［ＤＤ］）相连，要被保护的电路的输入端位于漏极区（３），在极性颠倒时，通过一个相同数值的电阻（Ｒ），阱区（２）与电源（Ｖ↓［ＤＤ］）相连，则阱区电流被限制在一个最小值。

【技术特征摘要】
DE 1993-10-9 P4334515.81.用于CMOS器件的一个极性颠倒保护装置，包括-一种导电类型的基片(1)；-在基片的一个主要表面中形成的的另一导电类型的阱区(2)；-在阱区(2)形成的，基片导电类型的一个源极区(5)和一个漏极区(3)。其特征在于通过一个低阻抗，源极区(5)与正电源电压(VDD)相连，要被保护的电路的输入端位于漏极区(3)，在极性颠倒时，通过一个相同数值的电阻(R)，阱区(2)与电源(VDD)相连，则阱区电流被限制...

【专利技术属性】
技术研发人员：卢瑟布劳斯非尔德，
申请(专利权)人：麦克罗纳斯中间金属有限公司，
类型：发明
国别省市：DE[德国]