半导体器件中的晶体管及其制造方法技术

一种半导体器件中的晶体管及其制造方法，能提高其激励速度，其中利用了内部形成有厚的ＳＯＩ（绝缘体上的硅）层的一个晶片，通过形成较沟道和ＬＤＤ区（轻掺杂漏区）更厚的结区，可降低结区本身的电阻。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别是涉及这样一种，其利用其中形成有厚的SOI(绝缘体的上硅)层的晶片形成一个较沟道和LDD区(轻掺杂漏区)更厚的结区，能改善激励速度。目前，随着半导体器件的集成度越来越高，SOI晶体管能用作下一代的晶体管。SOI晶体管作为一种器件，其电性能，例如击穿特性和阈值电压，与通常的MOS(金属氧化物半导体)晶体管相比，有了明显的改进。这种SOI晶体管是在SOI晶片上形成的。就SOI晶片的结构看，其中的SOI层(例如下面的硅基片)、绝缘层和上面的硅层(SOI层)，其叠置情况是与通常所用的体型(bulk-type)晶片不同的。制造半导体器件中的晶体管的一般方法可参看附图说明图1A和图1B来说明。如图1A所示，一个衬垫氧化膜4和多晶硅层5相继形成在SOI晶片20上，晶片20中形成有叠层结构的硅基片1、绝缘层2和SOI层3。然后使多晶硅层5和衬垫氧化膜4成型，以形成门极5A。注入低浓度的杂质离子，以便在门极5A两侧的SOI层3中形成一LDD区7。然后，如图1B所示，在门板5A的两侧壁处形成氧化膜衬垫6，接着通过注入高浓度杂质离子在暴露的SOI层3中形成结区8。由于形成的SOI层3很薄，从500至1500(埃)，因此结区8本身内的电阻增大。结果，晶体管的激励速度降低，使器件的特性变坏。因此，本专利技术的目的是提供一种，其利用其中形成有厚的SOI层的晶片形成一个较沟道和LDD区更厚的结区，能解决上述问题。为达到上述目的，本专利技术的半导体器件的特点在于包括一个SOI晶片，具有一硅基片、一绝缘层和一SOI层，其中在SOI层的选择区域上形成有一沟槽；一个门氧化膜，在沟槽内形成，以使SOI层的侧面部分暴露；一个门极，形成在门氧化膜上，而在门极的两侧壁处形成有衬垫；LDD区，形成在衬垫下的SOI层中；以及结区，形成在LDD区外侧部分处SOI层中。本专利技术的制造半导体器件中晶体管的方法，其特点在于包括以下步骤在SOI晶片的SOI层中形成一沟槽；在SOI晶片的整个上部上相继形成门氧化膜和多晶硅层；使多晶硅层和门氧化膜相继成型而在沟槽内形成门极；注入低浓度杂质离子而在暴露的SOI层处形成LDD区；在门极两侧壁上形成衬垫； 以及注入高浓度杂质离子而在暴露的SOI层处形成结区。为了更充分了解本专利技术的特点和目的，以下结合附图更详细地加以说明。附图中图1A和图1B是为说明制造半导体器件中晶体管的一般方法的器件剖面图；图2A至图2E是为说明制造半导体器件中晶体管的本专利技术方法的器件剖视图。全部附图中同样的标号表示相同的部分。以下参看附图详细地说明本专利技术。图2A至图2E为器件剖面图，用以说明本专利技术的制造半导体器件中晶体管的方法。参见图2A，第一光阻材料9覆盖在SOI晶片20A上，晶片20A中以叠层结构形成有硅基片10、绝缘层12和SOI层13，其中SOI层13形成为3000至5000的厚度。使第一光阻材料9成型，以使其中将要形成沟道和LDD区的SOI层13的一部分暴露，然后将其蚀刻到所需的深度，从而形成沟槽11。以氧化膜和氮化膜形成绝缘层。当蚀刻过程完成后，留在沟槽11下面的SOI层13的厚度A为500至1500。图2B示出器件的一个剖面图，其中，当去除第一光阻材料9之后，在SOI层13的整个上部上相继形成门氧化膜14、多晶硅层15和第二光阻材料16，然后利用供形成门极用的掩膜第二光阻材料16成型。图2C示出器件的一个剖面图，其中，在利用成型的第二光阻材料16作为掩膜而相继蚀刻多晶硅层15和门氧化膜14之后，除去成型了的第二光阻材料16，从而形成门极15A。图2D示出器件的一个剖面图，其中，通过注入低浓度的杂质离子，在沟槽11内暴露的SOI层13处形成LDD区17。参见图2E，在SOI层的整个上部上形成氧化膜。通过覆盖-蚀刻该氧化膜而使门极15A的表面曝光，从而在门极15A的两侧壁和LDD区17的上部形成氧化膜衬垫16。利用衬垫16和门极15A作为掩膜，通过注入高浓度的杂质离子而形成结区18。通过控制沟槽区的长度可以改变LDD区的长度，而衬垫尺寸则可以在内部延伸，从沟槽壁延伸出，且可以延伸到沟槽壁之外。由以上过程制出的SOI晶体管，其沟道可保持为常规晶体管的沟道厚度，因为其中要形成沟道和LDD区的部分向沟槽结构部分蚀刻到所需要的深度。这一过程通过使结区形成与SOI层的厚度相同的深度，还能降低其自身电阻。按照以上所述的本专利技术。晶体管中沟道区的厚度可减至最小，其中利用了内部形成有厚的SOI层的一个晶片，将内部要形成沟道和LDD区的SOI层的那一部分向沟槽结构部分蚀刻到所需要的深度，然后使结区形成具有较沟道和LDD区更厚的厚度。本专利技术有突出的效果，它能使沟道区的厚度减至最小，并通过增加结区的结的深度从而降低结区的电阻，还能提高晶体管的激励速度。尽管以上仅描述了具有本专利技术原理的带有特殊性的一个较佳实施例，但是应当了解，本专利技术并不限于这一实施例。在本专利技术的精神和范围内可以作出各种适当的变化，以进一步实施本专利技术。本文档来自技高网...

【技术保护点】
一种半导体器件中的晶体管，包括：一个ＳＯＩ晶片，具有一硅基片、一绝缘层和一ＳＯＩ层，其中在所述ＳＯＩ层的选择区域上形成有一沟槽；一个门氧化膜，在所述沟槽内形成，以使所述ＳＯＩ层的侧面部分暴露；一个门极，形成在所述门氧化膜上，而在所述门极的两侧壁处形成有衬垫；ＬＤＤ区，形成在所述衬垫下的所述ＳＯＩ层中；以及结区，形成在所述ＬＤＤ区外侧部分处的所述ＳＯＩ层中。

【技术特征摘要】
【国外来华专利技术】KR 1995-6-20 16420/951.一种半导体器件中的晶体管，包括一个SOI晶片，具有一硅基片、一绝缘层和一SOI层，其中在所述SOI层的选择区域上形成有一沟槽；一个门氧化膜，在所述沟槽内形成，以使所述SOI层的侧面部分暴露；一个门极，形成在所述门氧化膜上，而在所述门极的两侧壁处形成有衬垫；LDD区，形成在所述衬垫下的所述SOI层中；以及结区，形成在所述LDD区外侧部分处的所述SOI层中。2.如权利要求1所述的晶体管，其特征在于，所述SOI层的总厚度为3000至5000，而留在所述沟槽下的所述SOI层的厚度为500至1500。3.如权利要求1所述的晶体管，其特征在于，所述绝缘层是由氧化膜或氮化膜形成的。4.如权利要求1所述的晶体管，其特征在于，所述衬垫是在与所述沟槽的侧壁隔开的部分中形成的。5.如权利要求1所述的晶体管，其特征在于，所述衬垫形成为所述沟槽的侧壁。6.如权利要求1所述的晶体管，其特征在于，所...

【专利技术属性】
技术研发人员：黄，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]