半导体器件中的晶体管及其制造方法技术

一种半导体器件中的晶体管及其制造方法，能提高其激励速度，通过形成较沟道和ＬＤＤ区（轻掺染漏区）更厚的结区，可降低结区本身的电阻。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别是涉及制造半导体器件中的晶体管的一种方法，该方法通过在SOI(绝缘体上的硅)层上形成一多晶硅层，然后在其中注入杂质离子，以形成较沟道和LDD区(轻掺杂漏区)更厚的结区，来改善激励速度。目前，随着半导体器件的集成度越来越高，SOI晶体管能用作下一代的晶体管。SOI晶体管作为一种器件，其电性能，例如击穿特性和阈值电压，与通常的MOS(金属氧化物半导体)晶体管相比，有了明显的改进。这种SOI晶体管是在SOI晶片上形成的。就SOI晶片的结构看，其中的SOI层(例如下面的硅层)、绝缘层和上面的硅层，其叠置情况是与通常所用的体型(bulk-type)晶片不同的。制造半导体器件中的晶体管的一般方法可参看附图说明图1A和图1B来说明。如图1A所示，SOI晶片20的场区处形成有场氧化膜4。晶片20中以叠层结构形成有一硅层1、一绝缘层2和一SOI层3。在形成场氧化膜4以后，在所形成的构件上相继形成门氧化膜5和多晶硅层6。然后，使门氧化膜5和多晶硅膜6成型而形成门极6A。在门极6A的两侧，通过注入低浓度的杂质离子在SOI层3中形成LDD区7。接着，如图1B所示，在门极6A的两侧壁处形成氧化膜衬垫8，然后通过注入高浓度的杂质离子在暴露的SOI层3中形成结区9。在以上述方法制成的SOI晶体管中，所形成的SOI层3较薄，只有500到1500(埃)。因此，由于结区9的深度较浅，其本身内的电阻将增大。结果，晶体管的激励速度减小，于是造成激励特性变坏。本专利技术的目的是提供一种，其能通过在SOI层中的结区上部上形成一多晶硅层，然后注入杂质离子而形成较沟道和LDD区更厚的结区，来解决上述问题。按照本专利技术的晶体管，其结构包括一场氧化层，形成在SOI晶片的场区上，所述晶片中以叠层结构形成有一硅层、一绝缘层和一SOI层；一门氧化层，形成在SOI晶片的有源区的选择部分上；一门极，形成在门氧化层上；一氧化衬垫，形成在门极的两侧壁上；和一多晶硅层，形成在场氧化层及SOI层的暴露部分上，其中多晶硅层和多晶硅层下面的SOI层通过注入杂质离子成为第一结区，而氧化衬垫下面的SOI层通过注入杂质离子成为第二结区。按照本专利技术制造这种晶体管的方法，包括以下步骤在一SOI晶片的场区上形成场氧化层，所述晶片中以叠层结构形成有一硅层、一绝缘层和一SOI层；在形成场氧化层后所成的构件上形成第一多晶硅层；使该第一多晶硅层成型而暴露SOI层的一部分；在使第一多晶硅层成型后所成的构件上相继形成一氧化层和第二多晶硅层；通过蚀刻第二多晶硅层的选择部分和氧化层而形成一门极；在SOI层中形成一LDD区；在门极的两侧壁上形成一氧化衬垫；以及在第一多晶硅层和第一多晶硅层下面的SOI层中注入杂质离子。为了更充分了解本专利技术的特点和目的，以下结合附图更详细地加以说明。附图中图1A和图1B是为说明制造半导体器件中晶体管的一般方法的器件剖面图；图2A至图2E是为说明制造半导体器件中晶体管的本专利技术方法的器件剖面图。全部附图中同样的标号表示相同的部分。以下参看附图详细地说明本专利技术。图2A至图2E为器件剖面图，用以说明本专利技术的制造半导体器件中的晶体管的方法。图2A为器件的一个剖面图，其中，在一SOI晶片20A的场区形成场氧化膜14之后，在其整个上部相继形成第一多晶硅层15和第一光阻材料16。其中所述SOI晶片20A中以叠层结构形成有硅层10、绝缘层12和SOI层13。第一光阻材料16一侧的将要通过使其成型而形成一个结区的部分保持不变。第一多晶硅层15形成为3000至4000的厚度，而绝缘层12形成有氧化膜。参看图2B，用第一光阻材料16作为蚀刻掩膜而对第一多晶硅层15进行蚀刻。去除第一光阻材料16，此后在所形成的构件上相继形成门氧化层17、第二多晶硅层18和第二光阻材料19。用一掩膜而使第二光阻材料19成型以供形成门极之用。由于与SOI层13连接的第一多晶硅层15形成为覆盖了场氧化膜14的一部分，因此有源区的面积增大了。图2C为器件的一个剖面图，其中，在以成型的第二光阻材料19作为掩膜而相继蚀刻第二多晶硅层18和门氧化膜17之后，除去第二光阻材料19，于是形成门极18A。图2D为器件的一个剖面图，其中，在图2C的状态下，通过第一多晶硅层15与门极18A之间的缺口注入低浓度的杂质离子而在SOI层13中形成LDD区20。参看图2E，在形成LDD区20之后所成的构件上形成一氧化膜。通过覆盖-蚀刻该氧化膜而使门极18A的表面曝光，从而在门极18A的两侧壁和LDD区20的上部上形成氧化膜衬垫22。然后通过注入高浓度的杂质离子，在第一多晶硅层15和其下面的SOI层13中形成结区21。因为结区包括了SOI层和多晶硅层，因此按照上述方法制成的SOI晶体管能降低结区的电阻。按照本专利技术，如上所述，通过在SOI层上形成多晶硅层和注入杂质离子，从而使形成的结区比沟道和LDD区更厚并使结区的深度加大，因此可降低结区的电阻。另外，本专利技术有突出的效果，通增增加结区的结的深度和降低结区自身的电阻，可提高晶体管的激励速度。尽管以上仅描述了具有本专利技术原理的带有特殊性的一个较佳实施例，但是应当了解，本专利技术并不限于这一实施例。在本专利技术的精神和范围內可以作出各种适当的变化，以进一步实施本专利技术。本文档来自技高网...

【技术保护点】
一种半导体器件中的晶体管，包括： 一场氧化层，形成在ＳＯＩ晶片的场区上，所述晶片中以叠层结构形成有一硅层、一绝缘层和一ＳＯＩ层； 一门氧化层，形成在所述ＳＯＩ晶片的有源区的选择部分上； 一门极，形成在所述门氧化层上； 一氧化衬垫，形成在所述门极的两侧壁上；和 一多晶硅层，形成在所述场氧化层及所述ＳＯＩ层的暴露部分上，其中所述多晶硅层和该多晶硅层下面的ＳＯＩ层通过注入杂质离子成为第一结区，而所述氧化衬垫下面的所述ＳＯＩ层通过注入杂质离子成为第二结区。

【技术特征摘要】
【国外来华专利技术】KR 1995-6-20 16404/951.一种半导体器件中的晶体管，包括一场氧化层，形成在SOI晶片的场区上，所述晶片中以叠层结构形成有一硅层、一绝缘层和一SOI层；一门氧化层，形成在所述SOI晶片的有源区的选择部分上；一门极，形成在所述门氧化层上；一氧化衬垫，形成在所述门极的两侧壁上；和一多晶硅层，形成在所述场氧化层及所述SOI层的暴露部分上，其中所述多晶硅层和该多晶硅层下面的SOI层通过注入杂质离子成为第一结区，而所述氧化衬垫下面的所述SOI层通过注入杂质离子成为第二结区。2.如权利要求1所述的晶体管，其特征在于，所述绝缘层由一氧化层形成。3.如权利要求1所述的晶体管，其特征在于，所述SOI层形成有500至1500的厚度。4.如权利要求1所述的晶体管，其特征在于，所述门极形成有3000至4000的厚度。5.如权利要求1所述的晶体管，其特征在于，所述多晶硅层成型为暴露出所述场氧化层的一部分。6.如权利要求1所述的晶体管，其特征在于，所述第一结区是通过注入高浓度杂质离子而形成的。7.如权利要...

【专利技术属性】
技术研发人员：黄，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]