半导体器件的制造方法技术

提供了一种半导体器件的制造方法，它能在一层夹层介质层的窗孔内形成一个导体塞而又不致出现任何空隙，在第一夹层介质层上形成第一布线层之后，在第一夹层介质层上形成第二夹层介质层盖住第一布线层。在第二夹层介质层中形成第一窗孔。在第二夹层介质层上或其全部表面上形成第一导电层盖住第一窗孔。在第一导电层上形成第一保护层盖住第一导电层的第一凹陷部分。第一保护层在第一凹陷部分上有第一埋入部分。用ＣＭＰ工艺对第一保护层与第一导电层进行抛光直至第二夹层介质层曝露出来为止，以此在第一窗孔内选择性地留下第一凹陷部分。留在第一窗孔内的第一凹陷部分构成一个第一导体塞，它用于使第一布线层和一要与第一导体塞形成接触的第二布线层进行电气互连。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，更具体地说，所涉及的是在半导体集成电路的夹层介质的窗孔中形成一个导体塞用以互连上层和低层的布线层。此类半导体器件的一种常规制造方法示于附图说明图1A和1B，它公开在1992年6月发布的未审查的日本专利公报4-167448号，以及1993年10月发布的5-275866号中。首先，在带有源元件的半导体基体结构101上形成第一夹层介质层102。半导体基体结构101一般包括一块半导体衬底、在衬底主表面上或在全部衬底主表面上形成的一层加工成图形的绝缘层以及在绝缘层上形成的一层加工成图形的导体层。然后，在第一夹层介质层102上形成一层金属层用于进行图形加工，从而形成第一布线层103。第一夹层介质层102用作对第一布线层103与下面的基体结构101的导体层进行电隔离。接着，用等离子体增强化学汽相淀积(PECVD)工艺在第一夹层介质层102上淀积一层用作第二夹层介质层104的二氧化硅(SiO2)层覆盖住第一布线层103。其后，用通用的刻蚀工艺在第二夹层介质层104中形成一个接触孔122。接触孔122的形成使下面的第一布线层103的顶部曝露。随后，用低压化学汽相淀积(LPCVD)工艺在第二夹层介质层104上选择性淀积一层敷覆的钨(W)层121覆盖住接触孔122，以此用钨层122填充接触孔122。一部分钨层121位于孔122之外的介质层104表面上。在孔122内钨层121与第一布线层103的顶部以及夹层104的内侧壁接触。为平整钨层121的表面用化学/机械抛光(CMP)工艺去除第二夹层介质104表面上的多余钨层121直至夹层104的表面曝露出来为止。在此CMP工艺结束时，钨层122有选择地留在接触孔122内，这一阶段的状态示于图1A中，留在孔122中的钨层用作导体塞。上述对钨层121进行的CMP工艺是采用含氧化铝(Al2O3)之类颗粒的研磨粒料的抛光浆液并用过氧化氢(H2O2)之类的氧化剂进行的。在CMP工艺中第二夹层介质层104的表面区也受到轻微腐蚀。最后，在第二夹层介质层104和钨层121的平整表面上形成一层金属层，并在其后进行图形加工，从而形成第二布线层116。这一阶段的状态示于图1B。如图1B所示，第二布线层116与接触孔122内留下的钨层121所构成的导体塞相接触。这样，上层的第二布线层116通过导体塞121和低层的第一布线层103进行电连接，因此在半导体基体结构101的上面形成一个双层布线结构。采用示于图1A和1B的常规制造方法，存在以下问题。如图1A具体所示，在CMP工艺结束时在接触孔122中往往形成一个空隙123，以及/或者孔122内留下的钨层121厚度往往减小。空隙123是由于按照孔122的构形在与接触孔122相应位置处的钨层121有一个凹陷引起的。由于抛光浆液含有钨层121的氧化剂，在CMP工艺中钨层122往往容易在凹陷附近受到腐蚀，造成如图1A中所示在接触孔122内的空隙123。还有，当钨层121在接触孔122内有空隙123时，钨层122容易受空隙123附近的氧化剂进行垂直与侧向的腐蚀。因此，在CMP工艺中孔122内钨层121的厚度下降。此外，上述有关空隙123的问题引起的另一问题就是，用上述常规方法生产集成电路的制造成品率与可靠性明显地下降。因此，本专利技术的目的在于提供一种，它使得有可能采用包含氧化剂的抛光材料进行平整导体塞的CMP抛光，在夹层介质层的窗孔中形成一个导体塞，而又不致出现任何空隙。本专利技术的另一项目的在于提供一种能够用以保证半导体器件生产的高制造成品率与高可靠性的半导体器件制造方法。对于精通专业的人们来说，从以下的说明将对本专利技术的上述目的以及其它未经具体提起的目的具有清楚的了解。本专利技术的半导体器件制造方法包括以下的步骤。在一块半导体基体结构上形成第一夹层介质层之后，在第一夹层介质层上形成第一布线层。在第一夹层介质层上形成第二夹层介质层，用以覆盖第一布线层。然后，在第二夹层介质层中形成第一窗孔使第一布线层的顶部曝露出来。在第二夹层介质层上或其整个层面上形成第一导电层，用以覆盖住第一窗孔。第一导电层具有与第一窗孔构形相对应的第一凹陷部分，其位于第一窗孔内。在第一导电层上形成第一保护层，用以覆盖第一导电层的第一凹陷部分。第一保护层有一第一埋入部分，定位在第一导电层的第一凹陷部分上面。用包括一种所述第一导电层的氧化剂的抛光材料，通过CMP工艺对第一保护层和第一导电层进行抛光，直至第二夹层介质层曝露出来为止，从而在第一窗孔内有选择地留下第一导电层的所述第一凹陷部分。留在第一窗孔内的第一凹陷部分构成一个第一导体塞，用于使第一布线层与将要形成与第一导体塞接触的第二布线层进行电互连。采用本专利技术的制造方法，第一导电层被第一保护层覆盖住，并于其后，用包含氧化剂的抛光材料通过CMP工艺对第一导电层和第一保护层进行抛光。同样，第一保护层具有第一埋入部分，其留在第一窗孔内的第一导电层留下的第一凹陷部分上面。因此，在CMP工艺中，由于第一保护层的第一埋入部分的存在，第一导电层的第一凹陷部分有效地防止了受氧化剂的化学腐蚀。这就意味着在第一导体层留下的第一凹陷部分中没有一点空隙产生，因此，第一凹陷部分的厚度就不致被降低。结果是，具有高可靠性的半导体器件能够以高成品率生产出来。在本专利技术的一项最佳实施例中，增加了在第二夹层介质层上形成第二布线层盖住第一窗孔的步骤。第二布线层是通过第一导体塞与第一布线层进行电互连的。在本专利技术的另一项最佳实施例中，增加了在第二夹层介质层中形成多个窗孔的步骤。在第一窗孔和多个窗孔当中，第一窗孔具有最小的直径。第一导电层的厚度等于第一窗孔最小尺寸的1/5到2/5。若是第一导电层的厚度低于第一窗孔最小尺寸的1/5，则第一导电层不能提供满意的导体塞功能。若是第一导电层的厚度大于第一窗孔最小尺寸的2/5，则第一保护层未被埋在第一导电层凹陷部分上面，其结果是，它不能提供满意的保护功能。最好，是从包括钨、铝、铝合金以及铜等一组金属中至少选出一种制成第一导电层。至少用从包括化学汽相淀积、化学蒸发以及溅射等一组方法中选出一种方法形成第一导电层。最好，至少从包括氮化钛、钛、硅、用增强等离子体CVD生产的二氧化硅、用增强等离子体CVD生产的氮化硅以及用增强等离子体CVD生产的氮氧化硅的组群中选出一种制成第一保护层。第一保护层的厚度最好是0.05微米至0.2微米。若是大于0.2微米，则抛光工艺所需的时间太长。若是小于0.05微米，则第一保护层不能提供满意的保护作用。最好第一导电层的CMP工艺是通过使用包括一种研磨材料和一种氧化剂的浆液进行的。研磨材料最好包括至少由二氧化硅、氧化铝、铈以及氮氧化硅组群中选出的一种制成的研磨颗粒。在本专利技术的又一项最佳实施例中，增加了在第二夹层介质层上形成第一势垒层以盖住第一窗孔的步骤。在第一势垒层上形成第一导电层。在本专利技术的另一项最佳实施例中，第一窗孔包括一个用作通路孔的下部以及一个上部用作与通路孔互通的布线沟槽。在本专利技术的又一项最佳实施例中，在第一夹层介质层中增加形成一个第二窗孔，用以使与步骤(e)中第一窗孔位置不同处的第一布线层的顶部曝露出来。第二窗孔有比第一窗孔更大的尺寸。下列步骤是进一步增加的。在步骤(g)之后在第一保护层上形成一层第二导电本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，它包括的步骤有：（ａ）制备一块半导体基体结构；（ｂ）在所述基体结构上形成第一夹层介质层；（ｃ）在所述第一夹层介质层上形成第一布线层；（ｄ）在所述第一夹层介质层上形成第二夹层介质层覆盖所述 第一布线层；（ｅ）在所述第二夹层介质层中形成第一窗孔使所述第一布线层的顶部曝露出来；（ｆ）在所述第二夹层介质层上或是在其全部表面上形成第一导电层覆盖所述第一窗孔，所述第一导电层具有第一凹陷部分，所述第一凹陷部分按照所述第一窗孔构形定 位在所述第一窗孔内；（ｇ）在所述第一导电层上形成第一保护层覆盖所述第一导电层的所述第一凹陷部分，所述第一保护层有第一埋入部分定位在所述第一导电层的所述第一凹陷部分上；以及（ｈ）用含有所述第一导电层的氧化剂的抛光材料经化学／机械抛光工 艺对所述第一保护层与所述第一导电层进行抛光直至所述第二夹层介质层曝露出来为止，以此在所述第一窗孔内选择性地留下所述第一导电层的第一凹陷部分；其中留在所述第一窗孔内的所述第一凹陷部分构成供所述第一布线层与一第二布线层电气互连的一个第一导电 塞，所述第二布线层将要形成为与所述第一导电塞接触。...

【技术特征摘要】
JP 1995-11-21 302752/951.一种半导体器件的制造方法，其特征在于，它包括的步骤有(a)制备一块半导体基体结构；(b)在所述基体结构上形成第一夹层介质层；(c)在所述第一夹层介质层上形成第一布线层；(d)在所述第一夹层介质层上形成第二夹层介质层覆盖所述第一布线层；(e)在所述第二夹层介质层中形成第一窗孔使所述第一布线层的顶部曝露出来；(f)在所述第二夹层介质层上或是在其全部表面上形成第一导电层覆盖所述第一窗孔，所述第一导电层具有第一凹陷部分，所述第一凹陷部分按照所述第一窗孔构形定位在所述第一窗孔内；(g)在所述第一导电层上形成第一保护层覆盖所述第一导电层的所述第一凹陷部分，所述第一保护层有第一埋入部分定位在所述第一导电层的所述第一凹陷部分上；以及(h)用含有所述第一导电层的氧化剂的抛光材料经化学/机械抛光工艺对所述第一保护层与所述第一导电层进行抛光直至所述第二夹层介质层曝露出来为止，以此在所述第一窗孔内选择性地留下所述第一导电层的第一凹陷部分；其中留在所述第一窗孔内的所述第一凹陷部分构成供所述第一布线层与一第二布线层电气互连的一个第一导电塞，所述第二布线层将要形成为与所述第一导电塞接触。2.按照权利要求1所述的方法，其特征在于，它还包括在所述第二夹层介质层上形成第二布线层覆盖所述第一窗孔的步骤；其中所述第二布线层是通过所述第一导体塞与所述第一布线层电气互连的。3.按照权利要求1所述的方法，其特征在于，它还包括在所述第二夹层介质层上形成多个窗孔；在所述第一窗孔与所述多个窗孔当中所述第一窗孔具有最小的尺寸；并且其中所述第一导电层的厚度等于所述第一窗孔的最小尺寸的1/5至2/5。4.按照权利要求1所述的方法，其特征在于，其中所述第一导电层是用从包含钨、铝、铝合金和铜在内的一组材料中选出的至少一种材料制成的；并且其中所述第一导电层是用从包含化学汽相淀积、化学蒸发和溅射在内的一组方法中选出的至少一种方法形成的。5.按照权利要求1所述的方法，其特征在于，其中所述第一保护层是用从包含氮化钛、钛、硅、用增强等离子体CVD生产的二氧化硅、用增强等离子体CVD生产的氮化硅以及用增强等离子体CVD生产的氮氧化硅在内的一组材料中选出的至少一种材料制成。6.按照权利要求1所述的方法，其特征在于，其中所述的化学/机械抛光工艺是用包含研磨材料和一种所述第一导电层的氧化剂组成的浆液进行的；所述研磨材料包括有用从包含二氧化硅、氧化铝、铈和氮氧化硅在内的一组材料中选出的至少一种材料制成的研磨颗粒。7.按照权利要求1所述的方法，其特征在于，它还包括在所述第二夹层介质层上形成第一势垒层覆盖所述第一窗孔的步骤；其中所述第一导电层形成在所述第一势垒层上。8.按照权利要求1所述的方法，其特征在于，其中所述第一窗孔包含有一用作通路孔的下部和一用作与所述通路孔连通的布线沟槽的上部。9.按照权利要求1所述的方法，其特征在于，在所述第二夹层介质层中增加形成第二窗孔使在与所述步骤(e)中所述第一窗孔的不同位置处曝露出所述第一布线层的顶部；并且其中所述第二窗孔具有比所述第一窗孔更大的尺寸；所述方法还包括以下步骤；在所述步骤(g)之后在所述第一保护层上形成第二导电层，所述第二导电层有一第二凹陷部分按照所述第二窗孔的构形定位在所述第二窗孔中；在所述第二导电层上形成第二保护层，所述第二保护层有一第二埋入部分定位在所述第二导电层的所述第二凹陷部分上；其中所述第二保护层、所述第二导电层、所述第一保护层以及所述第一导电层在所述步骤(h)中进行抛光，以此在所述第二窗孔内选择性地留下所述第二导电层的所述第二凹陷部分和所述第二保护层的所述第二埋入部分；以及其中留在所述第二窗孔内的所述第二凹陷部分和所...

【专利技术属性】
技术研发人员：铃木三惠子，本间哲哉，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]