【技术实现步骤摘要】
本专利技术涉及一种生产半导体器件的方法，特别地，涉及一种生产氮化钨(WNx)层的方法，该涂层可以有选择地在一个接触孔中形成，或者在未侵入到衬底的底层金属连线层上形成，或在底层连线层上形成，并且在高温下是稳定的。本专利技术还涉及利用同样方式生产金属连线的方法。随着半导体集成电路(ICs)集成度的提高，金属互连线路的宽度减小，而接触孔的宽高比(aspectratio)持续上升。然而，现今用作金属连线材料的铝(Al)合金薄膜在接触孔中显示出不良的阶跃式覆盖层，或由于喷镀而产生空白点。结果是，互连线路之间发生短路，降低了集成电路的可靠性。因此，选择性化学气相淀积-钨(SCVD-W)一直吸引着人们努力尝试通过化学气相淀积(CVD)用钨(W)作金属连线的材料。附图说明图1A到1E显示一种通过化学气相淀积制成钨层的方法。在图1A中，用来定义源/漏区的杂质区12是通过把离子注入一个硅衬底10制成的。然后，在包括杂质区12的衬底10的整个表面上制成作为绝缘层13的一个氧化硅层，其厚度达500-2000埃。如图1B所示，其中用于制作金属连线的沟槽19是通过对绝缘层13和硅衬底1...
【技术保护点】
一个制造半导体器件的方法，包括的步骤有：＜ａ＞在一个上面制成了一个导电层的半导体层衬底上制成一个绝缘层；＜ｂ＞通过蚀刻所述的绝缘层来制成接触孔，用来把所述的导电层暴露出来；并且＜ｃ＞通过注入一种由含氮气体、钨源气体和还原剂气体的混合气体，有选择地只在所述接触孔中淀积一个氮化钨层。
【技术特征摘要】
1.一个制造半导体器件的方法，包括的步骤有<a>在一个上面制成了一个导电层的半导体层衬底上制成一个绝缘层；<b>通过蚀刻所述的绝缘层来制成接触孔，用来把所述的导电层暴露出来；并且<c>通过注入一种由含氮气体、钨源气体和还原剂气体的混合气体，有选择地只在所述接触孔中淀积一个氮化钨层。2.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的导电层是由铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化合物和所述金属的一种合金，以上其中之一制成的。3.一个如权利要求1中所述的制造半导体器件的方法。其特征在于所述的绝缘层是由一个氧化硅层，一个氮化硅层，和一个通过把杂质注入所述的氧化硅层和所述的氮化硅层之一所得到的涂层这三者其中之一制成的。4.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的钨源气体是WF6和WCl6之一。5.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的含氮气体是N2，NH3和甲基联氨(methyl hydrazine)之一。6.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的还原剂气体是H2，SiH4，SiH1Cl3，SiH2Cl2和PH3之一。7.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的含氮气体与所述的钨源气体的流量比是0.5-100。8.一个如权利要求7中所述的制造半导体器件的方法，其特征在于所述的含氮气体与所述的钨源气体的流量比是2-7。9.一个如权利要求1中所述的制造半导体器件的方法，其特征在于所述的还原剂气体与所述的钨源气体的流量比是0-500。10.一个如权利要求9中所述的制造半导体器件的方法，其特征在于所述的还原剂气体与所述的钨源气体的流量比是20-50。11.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<b>之后，还包括一个步骤，通过蚀刻所述的暴露的导电层制成一个沟槽，达到一预定深度。12.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<c>之前，还包括一个步骤，通过制成一个硅化钛层来制成一个电阻层。13.一个如权利要求1中所述的制造半导体器件的方法，在所述的步骤<c>之后，还包括一个步骤，在原位置制成一个金属层。14.一个如权利要求13中所述的制造半导体器件的方法，其特征在于所述的金属层是由铝(Al)，钨(W)，钼(Mo)，钴(Co)，钛(Ti)，铜(Cu)，铂(Pt)，所述金属的一种硅化合物和所述金属的一种合金，以上其中之一制成的。15.一个为半导体器件制造金属连线的方法，包括的步骤有<a>在一个上面制成了一个导电层的...
【专利技术属性】
技术研发人员：朴炳律，河定，高大弘，李相忍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。