叠层型半导体芯片封装制造技术

引线在芯片上的结构的叠层型半导体芯片封装是封装中层叠芯片的改型，包括多根引线，每根引线有带弯曲部分的内引线和从内引线伸出的外引线；下边半导体芯片，它有多个中心焊盘并位于内引线下；上边半导体芯片，它有多个侧边焊盘并位于内引线上；至少一个以上的插在内引线和每个上边和下边半导体芯片之间的双面粘接绝缘件；多根导丝，每根导丝使一个焊盘与一根内引线之间电连接，和密封除外引线以外的元件的模制体。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及叠层型半导体芯片封装(package)，特别涉及LOC(芯片上的引线)结构的叠层型半导体芯片封装，它是封装中叠层芯片的一种改型。通常，作为大规模集成技术的LOC封装，具有在芯片顶上中心部分引入的引线结构的引线端，该端用导丝焊接到芯片中心部分上的芯片外引出端的焊盘上。与诸如芯片侧边上设置有引结框的DIP的现有封装比较，LOC封装的优点是，放置在模制体宽度中的芯片宽度能做得较宽。附图说明图1展示出由U.S.5068712专利所公开的现有LOC封装的一个实例，首先，半导体芯片5，它有设置在引壳中心部分的中心焊盘4及在芯片上面的绝缘涂层，该半导体芯片5用两面粘接的绝缘带8a连接到引线3a的内引线1a。之后，用极细的金属丝9将引线框的内引线1a与中心焊盘4进行丝焊而连在一起。用模塑树脂模压外壳，从而完成该封装。但现有技术存在以下缺点现有的LOC封装中，模制体中只包含一个芯片，不利于提高其半导体芯片封装量，若要想在安装板上通过安装大量外壳来提高半导体芯片封装的集成度，但由于安装板会变得更大，则不利于使电子装置变得更轻，更薄、更短和更小。本专利技术针对的叠层半导体芯片封装，基本上避免了因相关技术的限制和缺陷造成的一个或多个缺陷。通过以下的说明或通过对专利技术的实践，本专利技术的其它特征和优点成为显而易见的。通过说明书、权利要求书及附图展示的特有结构将能达到和实现本专利技术的目的和优点。为达到本专利技术的这些优点和其它优点，作为概括和概要的描述，叠层型半导体芯片封装包括多根引线，每根引线有带弯曲部分的内引线和由内引线延伸的外引线，一个下边的半导体芯片，它有多个中心焊盘，并设置在内引线下面；一个上边的半导体芯片，它有多个侧边焊盘并位于内引线上面；内引线和每个上边和下边半导体芯片之间插入至少一个以上的双面粘接绝缘件；多根导丝，每根导丝电连接在一个焊盘和一根内引线之间；和密封除外引线以外的元件用的模制体。应该了解，上述的总的说明和以下的详细说明只是为了进一步说明所要求保护的专利技术。附图可进一步理解专利技术，它是说明书的一部分，用本专利技术的实施例和说明书一起说明附图原理。图1是现有LOC半导体芯片封装的纵向剖视图；图2是按本专利技术优选实施例的半导体芯片封装的纵向剖视图。结合附图详细说明本专利技术的优选实施例。参照图2将说明本专利技术的一个优选实施例。图2是按本专利技术一个优选实施例的纵向剖视图。见图2，按本专利技术一个优选实施例的半导体芯片封装，包括多根引线3，每根引线有一个带弯曲部分的内引线1，和从内引线1延伸出的外引线2；下边的半导体芯片5，它有多个中心焊盘4，并位于内引线1下面；上边的半导体芯片7，有多个侧边焊盘6并位于内引线1上面；内引线1与每个上边半导体芯片7和下边半导体芯片5之间插入的至少一个以上的双面粘接绝缘件8；多根导丝9，每根导丝电连接焊盘4之一和内引线1之一；和密封除外线2以外的元件用的模制体。内引线1的弯曲部分构成两个台阶区。一根导丝的两端焊接到下边半导体芯片的一个中心焊盘和一根内引线的一端，和一根导丝的两端焊接到上边的半导体芯片的一个侧焊盘与一根内引线的向上弯部分之间电连接。双面粘接绝缘件8有聚酰亚胺树脂的中心层，它是热固性树脂的一种，在该树脂层的两边涂有粘接剂。以下将说明按本专利技术优选实施例的所述叠层型半导体芯片封装的制造方法的工艺步骤首先，制造有两个台阶的弯曲部分的内引线1，并将双面粘接绝缘件8连接到弯曲部分中两个台阶部分的每边上。在聚酰亚胺树脂层的两边涂敷粘接剂制成双面粘接绝缘件8，它是分开制造并引入工序中。双面粘接绝缘件粘接到第二台阶部分的两边后，下边的半导体芯片5粘接到双面粘接绝缘件粘接的内引线1中第二台阶部分下面的双面粘接绝缘件8的露出表面。作为电引出端的多个中心焊盘4，预先设置于下边半导体芯片5的中心并与半导体芯片的主表面平行。下边的半导体芯片5连接到内引线1下面的第二台阶部分上的双面粘接绝缘件8后，焊接第一导丝9，使下边半导体芯片5上的多个中心焊盘4与多根内引线1的端部分别电连接。然后，上边的半导体芯片7粘接到内引线中第二台阶部分的上边粘接的双面粘接绝缘件8的露出表面。作为电引出端的多个侧边焊盘6预先设置在上边半导体芯片7的边缘部分上并与半导体芯片7的主边平行。上边半导体芯片7连接后，焊接第二导丝9，使上边半导体芯片7的上部边缘的作为电引出端的侧边焊盘6与内引线1的第二台阶部分的上部外边分别电连接。上边和下边半导体芯片7和5顺序连接并顺序焊接了第一和第二导丝9后，将上边和下边半导体芯片7和5的全部元件、内引线1、导丝9和双面粘接绝缘件8用模塑树脂一起模塑，只露出外引线2。因此，能叠层的多个半导体芯片包含在通过模塑树脂硬化而制成模制体10中，按本专利技术的半导体芯片封装能提高半导体封装容量。如上所述，由于本专利技术提供了一种LOC结构封装的新结构改型，因而使芯片易于层叠，提高了半导体芯片封装的集成度，本专利技术有许多优点，例如，在各种电子设备中产品能更紧密，因为能减小安装板上安装外壳中半导体芯片封装的安装面积。本行业的技术人员会发现，在不脱离本专利技术精神和范围的情况下本专利技术的叠层型半导体芯片封装还有各种改型和变化。但这些改型和变化均属本专利技术要求保护的范围。本文档来自技高网...

【技术保护点】
一种叠层型半导体芯片封装，包括： 多根引线，每根引线有带弯曲部分的内引线和从内引线延伸出的外引线； 下边半导体芯片，它有多个中心焊盘并位于内引线下面； 上边半导体芯片，它有多个侧边焊盘并位于内引线上面； 至少一个以上插入内引线与每个上边和下边半导体芯片之间的双面粘接绝缘件； 多根导丝，每根导丝使一个焊盘与一根内引线之间电连接；和 密封除外引线之外的元件用的模制体。

【技术特征摘要】
KR 1996-12-27 73494/961.一种叠层型半导体芯片封装，包括多根引线，每根引线有带弯曲部分的内引线和从内引线延伸出的外引线；下边半导体芯片，它有多个中心焊盘并位于内引线下面；上边半导体芯片，它有多个侧边焊盘并位于内引线上面；至少一个以上插入内引线与每个上边和下边半导体芯片之间的双面粘接绝缘件；多根导丝，每根导丝使一个焊盘与一根内引线之间电连接；和密封除外引线之外的元件用的模制体。2.按...

【专利技术属性】
技术研发人员：赵在元，
申请(专利权)人：LG半导体株式会社，
类型：发明
国别省市：KR[韩国]