【技术实现步骤摘要】
本专利技术涉及叠层型半导体芯片封装(package)，特别涉及LOC(芯片上的引线)结构的叠层型半导体芯片封装，它是封装中叠层芯片的一种改型。通常，作为大规模集成技术的LOC封装，具有在芯片顶上中心部分引入的引线结构的引线端，该端用导丝焊接到芯片中心部分上的芯片外引出端的焊盘上。与诸如芯片侧边上设置有引结框的DIP的现有封装比较，LOC封装的优点是，放置在模制体宽度中的芯片宽度能做得较宽。附图说明图1展示出由U.S.5068712专利所公开的现有LOC封装的一个实例，首先，半导体芯片5，它有设置在引壳中心部分的中心焊盘4及在芯片上面的绝缘涂层，该半导体芯片5用两面粘接的绝缘带8a连接到引线3a的内引线1a。之后，用极细的金属丝9将引线框的内引线1a与中心焊盘4进行丝焊而连在一起。用模塑树脂模压外壳，从而完成该封装。但现有技术存在以下缺点现有的LOC封装中，模制体中只包含一个芯片，不利于提高其半导体芯片封装量，若要想在安装板上通过安装大量外壳来提高半导体芯片封装的集成度，但由于安装板会变得更大，则不利于使电子装置变得更轻，更薄、更短和更小。本专利技术针对的叠层...
【技术保护点】
一种叠层型半导体芯片封装，包括： 多根引线，每根引线有带弯曲部分的内引线和从内引线延伸出的外引线； 下边半导体芯片，它有多个中心焊盘并位于内引线下面； 上边半导体芯片，它有多个侧边焊盘并位于内引线上面； 至少一个以上插入内引线与每个上边和下边半导体芯片之间的双面粘接绝缘件； 多根导丝，每根导丝使一个焊盘与一根内引线之间电连接；和 密封除外引线之外的元件用的模制体。
【技术特征摘要】
KR 1996-12-27 73494/961.一种叠层型半导体芯片封装，包括多根引线，每根引线有带弯曲部分的内引线和从内引线延伸出的外引线；下边半导体芯片，它有多个中心焊盘并位于内引线下面；上边半导体芯片，它有多个侧边焊盘并位于内引线上面；至少一个以上插入内引线与每个上边和下边半导体芯片之间的双面粘接绝缘件；多根导丝，每根导丝使一个焊盘与一根内引线之间电连接；和密封除外引线之外的元件用的模制体。2.按...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。