半导体器件的制造方法技术

本发明专利技术的目的在于防止硅化钛层与Ｐ型杂质层的接触电阻增大、Ｐ型ＭＯＳ晶体管的电流驱动能力降低，在用于形成Ｐ型源、漏区域７的第１Ｐ型杂质离子注入工序和用于激活的热处理工序之后，包括，第２Ｐ型杂质的离子注入工序；用于至少使源、漏区域部位的扩散层非晶化的第３杂质离子注入工序；形成硅化钛９的工序。由此，降低了硅化钛层与Ｐ型杂质层的接触电阻，提高了Ｐ型ＭＯＳ晶体管的电流驱动能力。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及含有金属硅化物的。以下参考图6说明这种。首先，如图6(A)所示，在硅(Si)半导体衬底1上选择地形成器件分隔区域2，然后通过磷(P)的离子注入形成N-阱区域3。形成栅氧化膜4，形成多晶硅的栅电极5，在栅电极5的侧壁上形成氧化膜构成的侧壁6。例如以20keV的加速能量、3E15(＝3×1015)cm-2的剂量的条件，离子注入BF2离子，例如通过在氮气氛中、1000℃下的10秒热处理进行激活，形成P型源·漏区域7。然后，如图6(B)所示，例如在30keV、3E14cm-2的条件下离子注入砷(As)，由此使P型源·漏区域7和栅电极5的表面非晶态化。然后，如图6(C)所示，通过溅射法形成钛(Ti)，通过例如700℃、30秒的热处理，至少在P型源区7和栅电极5之上形成硅化钛层9，采用以1∶1∶5的比例混合的氨∶过氧化氢∶水溶液，除去未反应的钛，之后通过例如800℃、10秒的热处理进行硅化钛层9的低电阻化。此时，在氧化膜的器件分隔区域2、侧壁6的表面不形成硅化钛。实际上，之后形成层间绝缘膜，开出接触孔，形成布线，但是这些工序与本专利技术的主题无直接关系，故而省略。本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于包括：用于形成源.漏的第１Ｐ型杂质的离子注入工序；用于激活注入离子的热处理工序；第２Ｐ型杂质的离子注入工序；用于至少使源.漏部位的扩散层非晶化的第３杂质注入工序；形成硅化钛（ＴｉＳｉ↓ ［２］）的工序。

【技术特征摘要】
JP 1997-1-24 26203/971.一种半导体器件的制造方法，其特征在于包括用于形成源·漏的第1P型杂质的离子注入工序；用于激活注入离子的热处理工序；第2P型杂质的离子注入工序；用于至少使源·漏部位的扩散层非晶化的第3杂质注入工序；形成硅化钛(TiSi2)的工序。2.根据权利要求1的半导体器件的制造方法，其特征在于所述第1P型杂质是BF2。3.根据权利要求1的半导体器件的制造方法，其特征在于所述第2P型杂质是B或BF2。4.根据权利要求1的半导体器件的制造方法，其特征在于所述第2P型杂质的离子注入是倾斜旋转注入的。5.根据权利要求1的半导体器件的制造方法，其特征在于所述第3杂质是As。6.根据权利要求1的半导体器件的制造方法，其特征在于所述形成TiS...

【专利技术属性】
技术研发人员：小田典明，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]