多阈值存储器及其数据写入方法技术

本发明专利技术揭示一种多阈值存储器。包括可电写入至少具有清除状态和第一写入状态及第二写入状态的存储单元（Ｍ）；和在所述存储单元（Ｍ）上外加写入电压，进行预定写入的写入动作，在所述写入动作后，确认所述存储单元（Ｍ）是否达到所述第一写入状态的第一写入确认动作，或者，在所述写入动作后，一边确认所述存储单元（Ｍ）是否达到所述第二写入状态的第二写入确认动作，一边进行数据写入的（２、３、６、７、９）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及多阈值存储器，特别涉及多阈值快速存储器、多阈值EEPROM、多阈值EPROM等进行多阈值存储的半导体存储器件。作为EEPROM的一个存储单元，已知有在半导体基片上叠层形成电荷积蓄层(浮栅)和控制栅极的MOSFET结构。通常，利用在浮栅上积蓄的电荷量，在存储数据“0”或“1”的一个单元中存储1位数据。为了实现比此更高密度的EEPROM，也已知在一个单元中存储多位部分的数据的多阈值存储方式。例如，在4值方式中，为了把数据“0”、“1”、“2”、“3”存储在一个单元中，就把与数据对应的四个电荷量积蓄在浮栅中。下面，以4值方式为例说明数据存储状态的一例。把浮栅的电荷量为0的状态作为中性状态，把积蓄比中性状态正的电荷状态作为清除状态。此外，使清除状态对应于数据“0”。例如，在基片上外加高电压(～20V)，进行使控制栅极为0V的清除。把积蓄比中性状态负的电荷状态作为数据“1”的状态。数据“2”的状态也是积蓄比中性状态负的电荷状态，但负的电荷量比数据“1”的状态多。数据“3”的状态是负电荷量更多的状态。例如，在写入动作中，基片、源、漏为0V，控制栅极为高电压(～20V)，把负电本文档来自技高网...

【技术保护点】
一种多阈值存储器配有： 存储单元，可电写入至少具有清除状态和第一写入状态及第二写入状态；和 写入电路，在所述存储单元上外加写入电压，进行预定写入的写入动作，在所述写入动作后，确认所述存储单元是否达到所述第一写入状态的第一写入确认动作，或者，在所述写入动作后，一边反复进行确认所述存储单元是否达到所述第二写入状态的第二写入确认动作，一边进行数据写入， 其特征在于，在数据写入最初的第一期间内，所述写入电路省略所述第二写入确认动作，反复进行所述写入动作和所述第一写入确认动作，在所述第一期间后的第二期间内，反复进行所述写入动作和所述第一写入确认动作及所述第二写入确认动作。

【技术特征摘要】
JP 1997-1-31 018349/971.一种多阈值存储器配有存储单元，可电写入至少具有清除状态和第一写入状态及第二写入状态；和写入电路，在所述存储单元上外加写入电压，进行预定写入的写入动作，在所述写入动作后，确认所述存储单元是否达到所述第一写入状态的第一写入确认动作，或者，在所述写入动作后，一边反复进行确认所述存储单元是否达到所述第二写入状态的第二写入确认动作，一边进行数据写入，其特征在于，在数据写入最初的第一期间内，所述写入电路省略所述第二写入确认动作，反复进行所述写入动作和所述第一写入确认动作，在所述第一期间后的第二期间内，反复进行所述写入动作和所述第一写入确认动作及所述第二写入确认动作。2.如权利要求1所述的多阈值存储器，其特征在于，在所述第二期间后的第三期间，所述写入电路省略所述第一写入确认动作，反复进行所述写入动作和所述第二写入确认动作。3.如权利要求1或2所述的多阈值存储器，其特征在于，如果确认所述存储单元达到预定的所述第一写入状态或第二写入状态，那么所述写入电路变更在所述存储单元上外加的写入电压。4.一种多阈值存储器，其特征在于配有多个存储单元，它可电写入至少具有清除状态和第一写入状态及第二写入状态；和写入电路，它在所述多个存储单元上外加写入电压，进行预定写入的写入动作，在所述写入动作后，确认所述多个存储单元内应变为第一写入状态的存储单元是否达到所述第一写入状态的第一写入确认动作，或者，在所述写入动作后，一边反复进行确认所述多个存储单元内应变为第二写入状态的存储单元是否达到所述第二写入状态的第二写入确认动作，一边进行数据写入，其特征在于，在数据写入最初的第一期间内，所述写入电路省略所述第二写入确认动作，反复进行所述写入动作和所述第一写入确认动作，在所述第一期间后的第二期间内，反复进行所述写入动作和所述第一写入确认动作及所述第二写入确认动作。5.如权利要求4所述的多阈值存储器，其特征在于，在所述第二期间后的第三期间，所述写入电路省略所述第一写入确认动作，反复进行所述写入动作和所述第二写入确认动作。6.如权利要求4或5所述的多阈值存储器，其特征在于，如果确认应变为所述第一写入状态的所述存储单元达到所述第一写入状态，那么所述写入电路变更在应变为所述第一写入状态的所述存储单元上外加的写入电压；如果确认应变为所述第二写入状态的所述存储单元达到所述第二写入状态，那么所述写入电路变更在应变为所述第二写入状态的所述存储单元上外加的写入电压；7.如权利要求4或5所述的多阈值存储器，其特征在于，可预先决定所述第一期间。8.如权利要求5所述的多阈值存储器，其特征在于，如果确认所有应变为所述第一写入状态的所述存储单元达到所述第一写入状态，那么所述写入电路省略所述第一写入确认动作，反复进行所述写入动作和所述第二写入确认动作。9.如权利要求8所述的多阈值存储器，其特征在于，所述写...

【专利技术属性】
技术研发人员：田中智晴，竹内健，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]