三维器件制造技术

存储器ＩＣ１０ａ包括衬底（转移侧衬底）２１，和在该衬底２１上层积的存储器单元阵列７１、存储器单元阵列７２及存储器单元阵列７３。将各存储器单元阵列７１、７２和７３分别按照薄膜结构的转移方法从图２１中的下侧按该顺序层积。所述转移法包括在原衬底上通过分离层形成薄膜器件层（存储器单元阵列）后，对所述分离层照射照射光，在所述分离层的层内和／或界面上产生剥离，将所述原衬底上的薄膜器件层转移到衬底２１侧。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及三维器件。
技术介绍
以往的三维IC等的三维器件可如下那样制造。首先，在Si衬底上，通过多个工序形成包括场效应晶体管(FET)等的第一层。接着，在该第一层上，形成同样的第二层。之后，同样地形成第三层和第三层以后的层。但是，在以往的三维器件中，由于在同一衬底上依次重叠各层地形成，所以上层的形成必须不对下层造成不良影响，在制造时受到种种制约(例如，使下层不变质的温度上限等)。此外，在层积不同层的三维器件的情况下，很难按适合各层的器件参数(例如，栅极线宽、栅极绝缘膜的膜厚、设计标准、制造时的温度等的制造条件)形成各层。此外，在以往的三维器件中，由于在构成器件的衬底上形成各层，所以采用的衬底必须兼备作为器件衬底的适应性和作为形成各层时的衬底的适应性，因此，存在只能使用特定衬底的缺点。由于这些理由，所以还未进入三维IC等三维器件的实用化。本专利技术的目的在于提供使薄膜器件层的形成条件的自由度宽松，可以容易地制造的高性能的三维器件。专利技术的公开上述目的可由下述(1)～(20)的本专利技术来实现。(1)一种三维器件，在其厚度方向上多次层积在二维方向的预定区域内配置的薄膜器件层，其特征在于，所述薄膜器件层内的至少一层按转移法层积。(2)一种三维器件，在其厚度方向上多次层积在基体上沿二维方向延伸的预定区域内构成电路的薄膜器件层，从而构成三维方向的电路，其特征在于，所述薄膜器件层内的至少一层按转移法层积。(3)上述(1)或(2)所述的三维器件，所述转移法包括在原衬底上通过分离层形成薄膜器件层后，向所述分离层照射照射光，在所述分离层的层内和/或界面上产生剥离，将所述原衬底上的薄膜器件层转移到三维器件的衬底侧。(4)上述(3)所述的三维器件，通过使构成分离层的物质的原子间或分子间结合力消失或减小来产生所述分离层的剥离。(5)上述(3)所述的三维器件，通过从构成分离层的物质中产生气体来进行所述分离层的剥离。(6)上述(3)至(5)中任何一项所述的三维器件，所述照射光为激光。(7)上述(3)至(6)中任何一项所述的三维器件，所述分离层由非晶硅、陶瓷、金属或有机高分子材料构成。(8)上述(1)至(7)中任何一项所述的三维器件，所述薄膜器件层有连接电极，利用该连接电极，在相邻的所述薄膜器件层之间进行电连接。(9)上述(8)所述的三维器件，在所述薄膜器件层的两面有所述连接电极。(10)上述(8)或(9)所述的三维器件，通过各向异性导电膜，使相邻的所述薄膜器件层连接。(11)上述(1)至(7)中任何一项所述的三维器件，在所述各薄膜器件层内的相应的两层中，一层有发光部分，而另一层有接收来自所述发光部分的光的接收光部分，利用这些发光部分和接收光部分，在所述两层之间可通过光进行通信。(12)上述(1)至(11)中任何一项所述的三维器件，所述被转移被层积的薄膜器件层和其它薄膜器件层内的至少一层同时制造。(13)上述(1)至(12)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层有多个薄膜晶体管。(14)上述(1)至(13)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层构成存储器单元阵列。(15)上述(1)至(14)中任何一项所述的三维器件，利用所述各薄膜器件层内的多层构成一个存储器。(16)上述(1)至(13)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层构成存储器单元阵列，而其它薄膜器件层内的至少一层构成逻辑电路。(17)上述(16)所述的三维器件，其构成为由所述逻辑电路驱动所述存储器单元阵列。(18)上述(16)或(17)所述的三维器件，按不同的设计标准形成所述逻辑电路和所述存储器单元阵列。(19)上述(16)或(17)所述的三维器件，按不同的设计参数形成所述逻辑电路和所述存储器单元阵列。(20)上述(16)或(17)所述的三维器件，按不同的制造工序形成所述逻辑电路和所述存储器单元阵列。附图的简要说明附图说明图1是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图2是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图3是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图4是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图5是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图6示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图7是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图8是示意性表示本专利技术的薄膜结构的转移方法的实施例工序的剖面图。图9是示意性表示本专利技术的三维器件的第一实施例的剖面图。图10是示意性表示图9所示的三维器件制造方法的工序剖面图。图11是示意性表示图9所示的三维器件制造方法的工序剖面图。图12是示意性表示图9所示的三维器件制造方法的工序剖面图。图13是示意性表示图9所示的三维器件制造方法的工序剖面图。图14是示意性表示图9所示的三维器件制造方法的工序剖面图。图15是示意性表示图9所示的三维器件制造方法的工序剖面图。图16是示意性表示本专利技术的三维器件的其它结构例的剖面图。图17是示意性表示本专利技术的三维器件的第二实施例的剖面图。图18是示意性表示本专利技术的三维器件的第三实施例的剖面图。图19是表示本专利技术的有机EL元件结构例的剖面图。图20是表示本专利技术的PIN光电二极管结构例的剖面图。图21是示意性表示本专利技术的三维器件的第四实施例的图。图22是表示本专利技术的SRAM存储器单元(一单元)结构例的电路图。图23是示意性表示本专利技术的三维器件的第五实施例的透视图。图24是示意性表示本专利技术的三维器件的第六实施例的透视图。图25是示意性表示本专利技术的三维器件的第七实施例的图。图26是示意性表示本专利技术的三维器件的第八实施例的图。图27是示意性表示本专利技术的三维器件的第九实施例的图。符号的说明1 衬底11分离层形成面12照射光入射面2 分离层2a、2b界面3 中间层4、41～43 被转移层411、412 连接电极421、422 连接电极413、423 发光部分414、424 接收光部分431～424 连接电极5 键合层6 转移体7 照射光10三维器件10a 存储器IC 10b 系统IC10c IC21 衬底22、23 导电性键合层24 键合层25 透明的键合层30 有机EL元件31 透明电极32 发光层33 金属电极34 隔壁50 PIN光电二极管51 接收光部分窗电极52 p型a-SiC层53 i型a-SiC层54 n型a-SiC层55 Al-Si-Cu层60 薄膜晶体管61 源层62 漏层63 沟道层64 栅极绝缘膜65 栅电极66 层间绝缘膜67、68 电极68 保护膜71～73 存储器单元阵列74 存储器741 输入输出控制电路742 行解码器743 列解码器75 存储器 751 输入输出控制电路752 行解码器753 列解码器76 存储器761 输入输出控制电路762 行解码器763 列解码器77、78 逻辑电路80 存储器单元81、82 nMOS薄膜晶体管83、85 pMOS薄膜晶体管84、86 nMOS薄膜晶体管87、本文档来自技高网...

【技术保护点】
一种三维器件，在其厚度方向上多次层积在二维方向的预定区域内配置的薄膜器件层， 其特征在于，所述各薄膜器件层内的至少一层按转移法层积。

【技术特征摘要】
JP 1998-3-2 49883/981.一种三维器件，在其厚度方向上多次层积在二维方向的预定区域内配置的薄膜器件层，其特征在于，所述各薄膜器件层内的至少一层按转移法层积。2.一种三维器件，在其厚度方向上多次层积在基体上沿二维方向延伸的预定区域内构成电路的薄膜器件层，从而构成三维方向的电路，其特征在于，所述各薄膜器件层内的至少一层按转移法层积。3.如权利要求1或2所述的三维器件，其特征在于，所述转移法包括在原衬底上通过分离层形成薄膜器件层后，对所述分离层照射照射光，在所述分离层的层内和/或界面上产生剥离，将所述原衬底上的薄膜器件层转移到三维器件的衬底侧。4.如权利要求3所述的三维器件，其特征在于，通过使构成分离层的物质的原子间或分子间结合力消失或减小来产生所述分离层的剥离。5.如权利要求3所述的三维器件，其特征在于，通过从构成分离层的物质中产生气体来进行所述分离层的剥离。6.如权利要求3所述的三维器件，其特征在于，所述照射光为激光。7.如权利要求3所述的三维器件，其特征在于，所述分离层由非晶硅、陶瓷、金属或有机高分子材料构成。8.如权利要求1或2所述的三维器件，其特征在于，所述薄膜器件层有连接电极，利用该连接电极，在相邻的所述薄膜器件层之间进行电连接。9.如权利要求8所述的三维器件，其特征在于，在所述薄膜器件层的两面有所述连接电极。10.如权利要求8所述的三...

【专利技术属性】
技术研发人员：下田达也，井上聪，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]