堆叠电容器存储单元及其制造方法技术

一种存储单元包括场效应晶体管和堆叠电容器。该堆叠电容器具有由位于介质层部分的侧壁上的铂层形成的一个极板，所说介质层叠于与连接到单元的存储节点的导电栓塞接触的导电层上。电容器介质叠于该介质层部分的侧壁和上部，电容器的另一极板由电容器介质上的铂层形成。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种动态随机存取存储器(DRAM)，特别涉及一种用于包括场效应晶体管和堆叠电容器的DRAM的存储单元及其制造方法。DRAM是最重要的集成电路之一。一种典型的DRAM包括排列成行和列的大阵列的存储单元，各存储单元用于存储可以控制单元的读入和读出的二进制数字(位)。为了存储写和读操作间的数据位，每个存储单元一般包括与一般为MOS晶体管的开关串联的电容器。为了在单个硅片上提供大阵列的存储单元，重要的是采用占用小硅片面积且可以密集封装的存储单元。由于这种开关晶体管必须位于硅晶片中，所以存储单元的一种形成通过在硅芯片的上表面上而不是在硅芯片内部形成存储电容器从而节约空间。由于一般由硅芯片上表面上的多层叠层形成，所以这样形成的电容器通常称为堆叠电容器。由于芯片上表面上的这种电容器的尺寸小密度高，所以需要形成它们的工艺，本专利技术提供一种形成这种堆叠电容器的改进工艺。本专利技术致力于包括晶体管和堆叠电容器的存储单元及其制造方法。该存储单元如下制造首先，制备其上表面上形成了具有漏和源区的场效应晶体管的硅芯片。源区与堆叠电容器的下极板电连接。为了方便称这种电流端为漏。一般情况下，芯片的上表面具有覆盖介质层，除堆叠电容器外，其中还将包括提供向存储单元写入和从存储单元读出用的位线和字线的各层。为形成堆叠电容器，首先在介质覆盖层中形成与用作存储单元的存储节点的源对准的接触孔。优选是这种孔利用各向异性腐蚀形成，从而该孔可以具有基本垂直的侧壁。形成孔后，用导体填充该孔，形成一般由高掺杂的多晶硅构成的导电栓塞，从而形成与用作存储节点的晶体管漏区的低阻连接。为了确保栓塞产生良好连接，优选是过填充该栓塞，然后一般利用化学机械抛光(CMP)平面化该表面。虽然可以省略，优选是接着用扩散阻挡层覆盖栓塞的上表面，该层将产生与栓塞和随后将淀积于阻挡层上最好为铂的金属层的导电连接，该金属层将作为堆叠电容器的第一极板或存储节点。该扩散阻挡层例如将用作阻挡层，阻止任何不需要的材料例如多晶硅扩散到该金属层中。在这种金属层由不希望与硅反应的铂构成时这尤其重要。合适的阻挡层材料包括TiN、TaSiN和TiAlN。形成阻挡层后，覆盖介质层。光刻构图该介质层，在原介质层中留下以导电栓塞为中心的有限的部分。介质层的该限定部分侧壁的表面积将很大程度上确定所提供的电容量，所以要合适地选择该部分的大小。然后，在该限定部分的侧壁上淀积金属，优选是铂。任选地，该金属还可以覆盖上表面。该金属将用作电容器的下极板。然后，腐蚀阻挡层，使之保形。然后，在铂层上保形地形成适于用作堆叠电容器的介质的材料层。最后，在电容器介质上淀积第二金属层，优选也是铂，完成电容器。这将形成电容器的第二(上)极板，该极板一般保持在固定电位，一般是地电位。从装置方面看，本专利技术致力于存储单元。该存储单元包括在其上表面具有由相反导电类型的中间区隔开的一种导电类型的第一和第二区的半导体本体，用于形成晶体管和电容器。该电容器形成于第一区上，包括与所说第一区电接触的导电栓塞；构成叠于所说栓塞上的扩散阻挡层的导电层；叠于所说阻挡层上且定位在所说栓塞上的介质层部分；至少所说介质层的侧壁上的第一金属层，该层与阻挡层电接触，用作电容器的内极板；保形地包围所说的介质层部分的上和侧壁表面的介质材料层，该层材料用作电容器介质；第二金属层，其保形地叠于最后提到的介质材料层上，用作电容器的外极板。从工艺方面来看，本专利技术致力于形成存储单元的方法。该方法包括以下步骤在硅本体的上表面上形成晶体管的隔开的源和漏区；在硅本体的上表面上形成介质覆盖层；在叠于将用作单元的存储节点的隔开区的介质覆盖层的一部分中，形成具有基本垂直侧壁的接触孔；用导电体填充该接触孔，形成到所说最后提到的隔开区域的导电栓塞；在导电栓塞上形成导电阻挡层；在导电阻挡层上形成介质层部分；在介质层部分的至少侧壁上形成导电层，用作存储电容器的内极板；在所说最后提到的导电层上形成介质层，该介质层部分的上部适于作为存储电容器的介质层；在介质电容器层上形成导电层，用作存储电容器的外极板。从以下结合各附图的具体介绍中，可以更好地理解本专利技术。附图说明图1展示了典型现有DRAM的存储单元的电路图和半导体剖面；图2展示了包括示意性示于其上表面上的堆叠电容器的存储芯片；及图3-9展示了采用了图2的存储单元的本专利技术堆叠电容器的制造方法。注意，各附图没有按比例绘制。图1展示了用于目前许多DRAM的典型现有存储单元10。以电路图形式示出了存储单元10及以剖面图示出了半导体器件。该单元包括具有第一和第二极板18a和18b的电容器18，和绝缘栅场效应晶体管(IGFET)，该晶体管已知为金属氧化物半导体场效应晶体管(MOSFET)。IGFET形成于半导体本体(衬底)11中，包括被衬底11的一部分隔开的漏区12和源区13。介质层14覆盖将区12和13隔离的那部分衬底11，表示为栅氧化物。与DRAM的字线耦合的栅导体15覆盖层14。至少覆盖漏的一部分的是耦合到DRAM的位线的接触16。至少覆盖区13的一部分的是耦合到电容器18的极板18a的接触17。电容器18的极板18b一般耦合到固定电位，示出为地19。已表示为漏的区12在存储单元10操作的某些部分变为源。已表示为源的区12在存储单元10操作的某些部分变为漏。衬底11一般为n型硅，区12和13为p型。对于n沟道晶体管来说，衬底11是p型，区12和13为n型。信号施加于位线和字线后，二进制数字写入电容器18和从电容器18读出。图2示出了大得足以容纳本专利技术的一个存储单元的硅本体(衬底)20的p型部分的剖面图。在衬底20的上表面21中，形成两个被衬底20的一部分隔开的n型区20a和20b，形成晶体管的源和漏。介质层22a即栅氧化物叠于区20a和20b间的衬底20的部分上，栅22b叠于层22a上。上表面21上覆盖有主要为介质材料的层24，一般为氧化硅和氮化硅层的组合，其中包括用作位线和字线及连接晶体管端子与这些线的接触栓塞(未示出)的各种导电层(未示出)。示出为堆叠电容器的电容器将形成于延伸穿过层24向下到达区20a的沟槽23中。图3展示了图2的结构的一部分，包括区20a、层24和接触孔23。为形成本专利技术的堆叠电容器，首先在介质层24中形成接触孔23，露出衬底20的区20a的一部分。该接触孔优选是有垂直侧壁，一般在由已知光刻构图技术形成的掩模控制下，利用各向异性腐蚀的反应离子腐蚀(RIE)形成。在随后的附图中，只示出了部分介质层24，其中形成有低阻连接晶体管的n型区20a的堆叠电容器。如图4所示，用一般为n型掺杂的多晶硅的导电材料填充该接触孔，形成到衬底20的底层区20a的低阻导电接触栓塞26。为了可靠地填充，一般利用化学汽相淀积(CVD)淀积足够的多晶硅，以覆盖介质层24表面，然后利用已知的化学机械抛光(CMP)平面化该表面，只留下填充物。还如图4所示，然后，包围接触栓塞26的区优选用一般为TaSiN等导电材料的导电阻挡层27覆盖，可以用于限制n型掺杂剂的外扩散或硅从多晶硅填充物中的迁移。其厚度不需要较厚，只要足以有效地阻挡便可。然后用一般为氧化硅、氮化硅或氧氮化硅中任一种的介质层28覆盖该阻挡层。然后，如图5所示，将该介质层28修整为基本文档来自技高网...

【技术保护点】
一种存储单元，包括：半导体本体，其上表面的一部分具有由相反导电类型的中间区隔开的一种导电类型的第一和第二区，用于形成晶体管；形成于第一区上的电容器，包括：与所说第一区电接触的导电栓塞；形成叠于所说栓塞上的扩散阻挡层的导电层； 叠于所说阻挡层上并位于所说栓塞上的介质层部分；至少所说介质层侧壁上的第一金属层，其与阻挡层电接触，用作电容器的内极板；保形地包围所说介质层部分的上和侧壁表面的介质材料层，用作电容器介质；及保形地叠于所说最后提到的介质材料层上 的第二金属层，用作电容器的外极板。

【技术特征摘要】
1·一种存储单元，包括半导体本体，其上表面的一部分具有由相反导电类型的中间区隔开的一种导电类型的第一和第二区，用于形成晶体管；形成于第一区上的电容器，包括与所说第一区电接触的导电栓塞；形成叠于所说栓塞上的扩散阻挡层的导电层；叠于所说阻挡层上并位于所说栓塞上的介质层部分；至少所说介质层侧壁上的第一金属层，其与阻挡层电接触，用作电容器的内极板；保形地包围所说介质层部分的上和侧壁表面的介质材料层，用作电容器介质；及保形地叠于所说最后提到的介质材料层上的第二金属层，用作电容器的外极板。2·根据权利要求1的存储单元，其中导电栓塞由掺杂成一种导电类型的多晶硅构成。3·根据权利要求2的存储单元，其中两个金属层都由铂构成。4·根据权利要求3的存储单元，其中阻挡层由选自TiN、TaSiN和TiAlN中的一种材料构成。5·根据权利要求1的存储单元，其中第一金属层还在所说介质层的上表面上延伸。6·根据权利要求3的存储单元，其中用作电容器电极的介质层由钛酸锶钡构成。7·根据权利要求1的存储单元，其中半导体本体是硅...

【专利技术属性】
技术研发人员：沈华，G昆克尔，M古特舍，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]