无接触点信道写入/抹除的闪存存储单元结构与制造方法技术

一种无接触点信道写入／抹除的闪存存储单元结构制造方法与其操作方法，用以改善公知连接位线电压的接触点所占面积导致的组件尺寸无法缩小的问题。本发明专利技术通过埋藏式扩散方法（Ｂｕｒｉｅｄ Ｄｉｆｆｕｓｉｏｎ）将做为漏极的Ｎ＋离子区与Ｐ型离子区埋藏在氧化层下方，并沿位线力向延伸，然后在外围部分再以接触金属连接出来，所以使整个闪存存储单元之间可以有效的减少金属数目，因此可以有效缩小组件尺寸。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种只读性存储元件结构与制造方法，且特别涉及一种闪存的结构与制造方法。请参照附图说明图1，是公知的闪存存储单元(flash memory cell)的结构示意图。闪存存储单元在一P型基底10上形成一N井12，然后在N井12上形成一堆栈栅(stacked gate)14，并于N井12内部与堆栈栅14两侧分别形成N+离子区域16、18，用以分别作源极与漏极，且在漏极端的N+离子区域18外围再形成一深P型离子区域20，并在堆栈栅14下面形成一浅P型离子区域22。其中，堆栈栅14包括由一控制栅(controlling gate)24与一悬浮栅(floating gate)26所构成，并以一字符线电压VWL施加于控制栅24上，用以控制此闪存存储单元运作，悬浮栅26呈现悬浮状态，不与外界连接，用以储存电荷。而源极端的N+离子区域16则连接一源极电压VSL，至于漏极端的N+离子区域18则连接一源极电压VWL。其中漏极端的N+离子区域18与外围所形成一深P型离子区域20短路连接，用以防止在程序化时因在施加电压于漏极，会在漏极(N+离子区域18)外围形成空乏区(depletion region)，而使悬浮栅26中的电荷(e-)因边缘富勒-诺得亥姆效应(edge Fowler-Nordheim effect)到达漏极，产生热电洞(e+)，并通过横向电场(lateral electric field)的作用下，造成热电洞注入(hot hole injection)的现象。在热电洞注入情况下将严重影响闪存存储单元的正常操作。上述深P型离子区域20与漏极的N+离子区域18以短路连接，如图2所示，将位线电压VBL以一金属30分别连接到每一个漏极的N+离子区域32，且该金属30贯穿到N+离子区域32与深P型离子区域34以达到短路连接的效果。但是，上述结构中金属30与堆栈栅36之间必须维持一定的距离38，用以避免彼此相互产生干扰，而影响到整个闪存的运作，但是对于要求尺寸越来越小的闪存结构，这种架构显然已经无法提高集成度的要求。因此，本专利技术的目的就是在提于供一种无接触点信道写入/抹除的闪存存储单元结构，将此接触金属的连接方式做改变，使得集成度能够提高，因此能更进一步达到降低尺寸的要求，且不会有影响邻近的源极区或邻近闪存存储单元的正常操作。本专利技术的另一目的就是在于提供一种无接触点信道写入/抹除的制造方法，其制造方法是相对应于本专利技术所提的结构。本专利技术提出一种无接触点信道写入/抹除的闪存存储单元的构，由一多重结构基底、第一离子掺杂区、悬浮栅极、第二离子掺杂区、第三离子掺杂区、第四离子掺杂区、两个隔离氧化层、内部多晶硅介电层以及控制栅极所构成。其中，第一离子掺杂区位于多重结构基底内，用以作漏极；而悬浮栅极位于多重结构基底上且位于第一离子掺杂区旁；第二离子掺杂区位于第一离子掺杂区底部外围；第三离子掺杂区位于悬浮栅极下面，与第二离子掺杂区相连；第四离子掺杂区位于多重结构基底内且与第三离子掺杂区相连，用以做为源极；两个隔离氧化层位于第一离子掺杂区与第四离子掺杂区上；内部多晶硅介电层位于悬浮栅极与两个隔离氧化层上；控制栅极，位于该些悬浮栅极与该两个隔离氧化层上。本专利技术的结构使控制栅极作横向延伸(即字符线方向延伸)，而第一离子掺杂区(N+离子区域)与第二离子掺杂区(即深P型离子区域)则作前后方向的延伸(即位线方向延伸)，所以位线电压所连接的接触金属，可以设计在前后方向的外围部分，因此就可以减少金属接触数目，进而缩小内存矩阵的面积。其中，该多重结构基底由下而上而包括N型基底，深P井以及N井所构成。而上述第一离子掺杂区与第四离子掺杂区是相同的N+离子区，第二离子掺杂区与第三离子掺杂区是P型离子区，且第二离子掺杂区的深度大于第三离子掺杂区的深度。至于N+离子区可用磷(Phos)或砷(As)离子植入以形成，而P型离子区则以硼离子来植入。另外，第一离子掺杂区与第二离子掺杂区以一电性短路连接在一起，例如以一金属接触贯穿第一离子掺杂区与第二离子掺杂区间的接面，或者以一金属接触将暴露出的该第一离子掺杂区与该第二离子掺杂区连接在一起。此外本专利技术还提供一种无接触点信道写入/抹除的闪存存储单元的制造方法，用以制造一闪存存储单元，包括下列步骤首先形成一多重结构基底；接着在多重结构基底内部表面形成一浅P型离子区域；然后在多重结构基底上形成一悬浮栅极；接着在悬浮栅极一侧旁边的多重结构基底内部形成一深P型离子区域；然后再分别在深P型离子区域内部上面与悬浮栅极另一侧旁边的多重结构基底内部形成两个N+离子区域；接着在两个N+离子区域上形成两个隔离氧化层；然后在悬浮栅极与两个N+离子区域上形成一内部多晶硅介电层；最后在内部多晶硅介电层上形成一控制栅极。上述形成多重结构基底还包括下列步骤首先形成一N型基底；然后在N型基底上形成一深P型井区域；最后再在深P型井区域上形成一N型井区域。此外，本专利技术还包括下列步骤在闪存存储单元外围形成至少一位线电压接触金属，贯穿到隔离氧化层与N+离子区域。甚至位线金属还贯穿到重叠于N+离子区域的P型离子区域，另外也可以用一短路金属将暴露出的N+离子区域与P型离子区域连接在一起。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明图8A～8C是本专利技术的闪存存储单元结构的执行编码、抹除与读取的操作方式示意图。附图标记说明10P型基底 12N井14堆栈栅 16、18N+离子区域20深P型离子区域22浅P型离子区域24控制栅 26悬浮栅30金属 32N+离子区域34；深P型离子区域36堆栈栅38距离 100多重结构基底102第一离子掺杂区 104悬浮栅极105第一悬浮栅极106第二离子掺杂区107第二悬浮栅极108第三离子掺杂区110第四离子掺杂区112、114两个隔离氧化层116介电层 118控制栅极120N型基底 122深P型井124N型井140、142控制栅极 130、132场氧化层134、136悬浮栅极138第一离子掺杂区与第二离子掺杂区的共同部分146接触窗口148金属150第一离子掺杂区152第二离子掺杂区 200多重结构基底202浅P型离子区域 204N型井206深P型井 208N型基底210信道氧化层 212第一多晶硅层214氮化硅层216P型离子区域218、0220N+离子区域 222、224隔离氧化层226介电层 228第二多晶硅层300闪存存储单元在图中我们可以看出其结构包括一多重结构基底100、第一离子掺杂区102、悬浮栅极104、第二离子掺杂区106、第三离子掺杂区108、第四离子掺杂区110、两个隔离氧化层112与114、一介电层116以及一控制栅极118所构成。其中，多重结构基底100由下而上还包括N型基底120、深P型井122以及N型井124三层。第一离子掺杂区102以N+离子植入多重结构基底100内的N型井124以形成N+离子区，并用以作漏极。而悬浮栅极104位于多重结构基底100的N型井124上，且与第一离子掺杂区102相连。至于第二离子掺杂区106，位于第一离子掺杂区102底部外围，以一深度较深的P型离子植入形成一深P型离子区。第三本文档来自技高网...

【技术保护点】
一种无接触点信道写入／抹除的闪存存储单元结构，其特征在于：包括：一多重结构基底；一第一离子掺杂区，位于该多重结构基底内，用以作漏极；一悬浮栅极，位于该多重结构基底上且位于该第一离子掺杂区旁；一第二离子掺杂区，位于该第一离子掺杂区底部外围；一第三离子掺杂区，位于该悬浮栅极下面，与该些第二离子掺杂区相连；一第四离子掺杂区，位于该多重结构基底内且与该第三离子掺杂区相连，用以做为源极；两个隔离氧化层，位于该第一离子掺杂区与该第四离子掺杂区上；一介电层，位于该悬浮栅极与两个隔离氧化层上；一控制栅极，位于该些悬浮栅极与该两个隔离氧化层上。

【技术特征摘要】
【国外来华专利技术】1.一种无接触点信道写入/抹除的闪存存储单元结构，其特征在于包括一多重结构基底；一第一离子掺杂区，位于该多重结构基底内，用以作漏极；一悬浮栅极，位于该多重结构基底上且位于该第一离子掺杂区旁；一第二离子掺杂区，位于该第一离子掺杂区底部外围；一第三离子掺杂区，位于该悬浮栅极下面，与该些第二离子掺杂区相连；一第四离子掺杂区，位于该多重结构基底内且与该第三离子掺杂区相连，用以做为源极；两个隔离氧化层，位于该第一离子掺杂区与该第四离子掺杂区上；一介电层，位于该悬浮栅极与两个隔离氧化层上；一控制栅极，位于该些悬浮栅极与该两个隔离氧化层上。2.根据权利要求1所述的无接触点信道写入/抹除的闪存存储单元结构，其特征在于该多重结构基底包括；一N型基底；一深P井，位于该N型基底上；一N井，位于该深P井上。3.根据权利要求1所述的无接触点信道写入/抹除的闪存存储单元结构，其特征在于第一离子掺杂区与第四离子掺杂区是相同的N型离子区，第二离子掺杂区与第三离子掺杂区为P型离子区。4.根据权利要求3所述的无接触点信道写入/抹除的闪存存储单元结构，其特征在于第二离子掺杂区的深度大于第三离子掺杂区的深度。5.根据权利要求1所述的无接触点信道写入/抹除的闪存存储单元结构，其特征在于第一离子掺杂区与第二离子掺杂区以一电性短路连接一起。6.根据权利要求1所述的无接触点信道写入/抹除的闪存存储单元结构，其特征在于该悬浮栅极还包括一第一悬浮栅极，位于两个隔离氧化层之间的第三离子掺杂区上，以及一第二悬浮栅极，位于第一悬浮栅极与部分的两个隔离氧化层上，且第一悬浮栅极与第二悬浮栅是短路相接。7.一种无接触点信...

【专利技术属性】
技术研发人员：徐清祥，杨青松，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]