【技术实现步骤摘要】
本专利技术涉及起布置在反相器等中的高耐压半导体功率器件作用的半导体器件，特别涉及一些有关提高电流驱动能力和耐压的措施。图4为文献(Silicon Carbide；A Review of Fundamental Questionsand Applications to Current Device Technology，edited byW.J.Choyke，H.Matsunami，and G.Pensl，Akademie Verlag 1997 Vol.IIPP.369-388)中所公开的被称为DMOS器件的半导体功率器件的剖面图。如该图所示，半导体功率器件，包括含高浓度n型杂质的SiC衬底111(6H-SiC衬底)；设在形成在SiC衬底111上的外延层内、含低浓度n型杂质的n-SiC层112(漂移区)；形成在外延层上的栅极绝缘膜116和形成在其上的栅电极118；形成在外延层上且将栅电极118包围起来的源电极119；形成在SiC衬底111下面的漏电极117；向外延层中从源电极119下方的区域到栅电极118端部下方的区域掺杂p型杂质而形成的p-SiC层113；...
【技术保护点】
一种半导体器件，它包括： 半导体衬底； 形成在所述半导体衬底的主面上的化合物半导体层； 形成在所述化合物半导体层上的栅极绝缘膜； 形成在所述栅极绝缘膜上的栅电极； 形成在所述化合物半导体层上所述栅电极两侧的源电极； 形成在所述半导体衬底的所述主面的对面的漏电极； 形成在所述化合物半导体层内自所述源电极的一部分的下方到所述栅电极的端部下方、含第１导电型杂质的源极区； 形成在所述化合物半导体层内所述栅电极的下方、含第１导电型杂质、起载流子移动区之作用的有源区； 形成在所述化合物半导体层内所述栅电极之下方、含第１导电型杂质的迁...
【技术特征摘要】
JP 2000-11-21 353700/001.一种半导体器件，它包括半导体衬底；形成在所述半导体衬底的主面上的化合物半导体层；形成在所述化合物半导体层上的栅极绝缘膜；形成在所述栅极绝缘膜上的栅电极；形成在所述化合物半导体层上所述栅电极两侧的源电极；形成在所述半导体衬底的所述主面的对面的漏电极；形成在所述化合物半导体层内自所述源电极的一部分的下方到所述栅电极的端部下方、含第1导电型杂质的源极区；形成在所述化合物半导体层内所述栅电极的下方、含第1导电型杂质、起载流子移动区之作用的有源区；形成在所述化合物半导体层内所述栅电极之下方、含第1导电型杂质的迁移区；形成在所述化合物半导体层内所述漂移区与所述源极区之间、含第2导电型杂质的逆掺杂区，其特征在于所述有源区由至少一个第1半导体层和至少一个第2半导体层交互叠层构成，第2半导体层所含的载流子用杂质浓度比所述第1半导体层高、它的膜厚比所述第1半导体层薄、载流子能在量子效应的作用下向第1半导体层渗透。2.根据权利要求1所述的半导体器件，其特征在于所述半导体衬底为第1导电型。3.根据权利要求1所述的半导体器件，其特征在于所述半导体衬底为第2导电型。4.根据权利要求第1项到第3项中之任一项所述的半导体器件，其特征在于所述有源区由几个所述第1半导体层和第2半导体层叠层构成。5.根据权利要求第1项到第4项中之任一项所述的半导体器件，其特征在于所述第2半导体层是SiC层；所述第2半导体层的厚度大于、等于1个单层且小于20nm。6.根据权利要求第1项到第5项中之任一项所述的半导体器件，其特征在于所述第1半导体层是SiC层；所述第1半导...
【专利技术属性】
技术研发人员：北畠真，横川俊哉，楠本修，内田正雄，高桥邦方，山下贤哉，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。