肖特基势垒二极管及其制造方法技术

一种肖特基势垒二极管及其制造方法。目前，由于有台面型晶体管蚀刻及厚的聚酰亚胺层等，故不能推进芯片的小型化，并且，电极间存在距离，不能提高特性。另外，其制造方法中肖特基结部分的蚀刻控制很困难。本发明专利技术通过在基板表面设置ｎ＋型离子注入区域，不再需要设置台面及聚酰亚胺层，可实现化合物半导体的平面型肖特基势垒二极管。由于可使电极间距离接近，可实现芯片的缩小，也可提高高频特性。由于形成肖特基结区域时不蚀刻ＧａＡｓ，故可制造再现性好的肖特基势垒二极管。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及高频电路采用的化合物半导体的，尤其涉及通过形成平面结构实现动作区域和芯片尺寸小型化的化合物半导体的。
技术介绍
由于世界移动电话市场的扩大，数字卫星发送接收机的需要高涨，随之高频设备的需要急速增长。作为其元件为处理高频经常使用使用了砷化镓(GaAs)的场效应晶体管，随之不断开发使所述开关电路自身集成化的单片微波集成电路(MMIC)和本机振荡用FET。GaAs肖特基势垒二极管也因用于基站等而提高了用量。图9表示现有肖特基势垒二极管的动作区域部分的剖面图。在n+型GaAs基板21上层积6μm左右的n+型外延层22(5×1018cm-3)，再堆积例如3500左右的构成动作层的n型外延层23(1.3×1017cm-3)。构成欧姆电极28的第一层金属层是与n+型外延层22形成欧姆结的AuGe/Ni/Au。第二层金属层是Ti/Pt/Au。该第二层金属层的图形有阳极侧和阴极侧两种。阳极侧与n型外延层23形成肖特基结。以下将该具有肖特基结区域31a的阳极侧第二层金属层称为肖特基电极31。肖特基电极31也构成形成阳极接合接点的第三层镀Au层的衬底电极，使双方的图形完全重叠。阴极侧的第二层金属层与欧姆电极接触，并进一步成为形成阴极接合接点的第三层镀Au层的衬底电极，阳极侧同样使双方的图形完全重叠。肖特基电极31由于需要将其图形的端部位置配置在聚酰亚胺层的上面，故在肖特基结区域31a周边，在阴极侧重迭16μm进行图形制作。肖特基结部以外的基板是阴极电位，在阳极电极34和形成阴极电位的GaAs交叉的部分，为绝缘设有聚酰亚胺层30。该交叉部分的面积形成1300μm2左右，由于具有大的寄生电容，需要使其间隔距离为6～7μm左右的厚度，来缓和寄生电容。聚酰亚胺根据其低的介电常数和可很厚地形成的性质用作层间绝缘层。肖特基结区域31a为了确保10V左右的耐压和良好的肖特基特性，设置在3×1017cm-3左右的n型外延层23上。另外，欧姆电极28为了降低取出电阻设在由台面型晶体管蚀刻使其露出的n+型外延层22的表面上。n+型外延层22的下层为高浓度的GaAs基板21，作为背面电极设有作为欧姆电极28的AuGe/Ni/Au，也可对应自基板背面取出的机种。图10表示现有化合物半导体的肖特基势垒二极管的平面图。在芯片的大致中央，在n型外延层23上形成肖特基结区域31a。该区域为约10μm的圆形，在露出n型外延层23的肖特基接触孔29依次蒸镀形成第二层金属层Ti/Pt/Au。包围圆形的肖特基结区域31a的外周设有第一层金属层即欧姆电极28。欧姆电极28是依次蒸镀AuGe/Ni/Au而得到，设置在芯片的接近一半的区域。为了取出电极，使第二层金属层与欧姆电极28接触，作为衬底电极。阳极侧及阴极侧的衬底电极是为作为第三层的镀Au层而设的。在阳极侧设于与肖特基结区域31a部分接合所需最小限度的区域，阴极侧进行图形制作形成包围圆形的肖特基结区域31a的外周的形状。为了降低高频特性的因数即感应成分，需要固定安装多个接合引线，为此，将占芯片的大约一半的区域作为接合区域。另外，与衬底电极重迭设置镀Au层。这里利用针脚型接合固定安装接合引线，取出电极。阳极接合接点部为40×60μm2，阴极接合接点部是240×70μm2。在利用针脚型接合进行的连接中，一次接合可连接两根接合引线，故即使接合面积小，也可减小高频特性的参数即感应成分，可提高高频特性。图11至图15表示现有肖特基势垒二极管的制造方法。图11中，利用台面型晶体管蚀刻使n+型外延层22露出，附着第一层金属层形成欧姆电极28。也就是说，在n+型GaAs基板21上堆积6μm左右的n+型外延层22(5×1018cm-3)，再在其上堆积例如3500的n型外延层23(1.3×1017cm-3)。然后，用氧化膜25覆盖整个面，进行光刻工艺，在预定的欧姆电极28的抗蚀剂层选择性地开窗。然后，以该抗蚀剂层为掩模蚀刻预定的欧姆电极28部分的氧化膜25，并进行n型外延层23的台面型晶体管蚀刻，使n+型外延层22露出。然后，依次真空蒸镀并层积第一层金属层即AuGe/Ni/Au这三层。之后，除去抗蚀剂层，在预定的欧姆电极28部分留下金属层。接着通过合金化处理，在n+型外延层22上形成欧姆电极28。图12中，形成肖特基接触孔29。在整个面上形成新的抗蚀剂层，进行光刻工艺，在预定的肖特基结区域31a部分选择性地开窗。然后，蚀刻露出的氧化膜25，之后除去抗蚀剂，形成预定的肖特基结区域31a部的n型外延层23露出的肖特基接触孔29。图13中，形成用于绝缘的聚酰亚胺层30。在整个面上数次涂敷聚酰亚胺，设置厚的聚酰亚胺层30。在整个面上形成新的抗蚀剂层，进行光刻工艺，选择性地开窗，从而留下预定的聚酰亚胺层30部分。然后，湿式蚀刻并除去露出的聚酰亚胺。然后，除去抗蚀剂层，使聚酰亚胺层30固化，形成6～7μm的厚度。图14中，蚀刻肖特基接触孔29内露出的n型外延层23，形成具有肖特基结区域31a的肖特基电极31。以肖特基接触孔29周围的氧化膜25为掩模蚀刻n型外延层23。如前所述，在肖特基接触孔29形成后，在n型外延层23表面露出的状态下形成聚酰亚胺层30。肖特基结必须形成在清净的GaAs表面上，因此，要在肖特基电极形成前蚀刻n型外延层23表面。并且，为了确保作为动作层最佳厚度的2500，要精密地控制温度及时间，进行湿式蚀刻使厚度自3500变为2500。然后，依次真空蒸镀Ti/Pt/Au，形成具有与n+型外延层22的肖特基结区域31a并兼作阳极电极的衬底电极的肖特基电极31及阴极电极35用衬底电极。图15中，形成成为阳极电极34及阴极电极35的Au镀层。在使预定的阳极电极34及阴极电极35部分的衬底电极露出，用抗蚀剂层覆盖其他部分后，进行电解镀金。此时，抗蚀剂层成为掩模，仅在衬底电极露出的部分附着镀金，形成阳极电极34、阴极电极35。衬底电极设在整个面上，在除去抗蚀剂后，用Ar等离子体进行离子蚀刻，削去未镀金的部分的衬底电极，进行图形制作形成阳极及阴极电极34、35的形状。此时，镀金部分虽也被多少削去，但具有6μm左右的厚度，故没有问题。然后，对背面进行搭接处理(バツクラツプ)，依次蒸镀AuGe/Ni/Au，进行合金化处理，形成背面的欧姆电极28。化合物半导体肖特基势垒二极管当前工序完成后，进入进行组装的后工序。晶片状的半导体芯片被切割，分离为单独的半导体芯片，将该半导体芯片固定安装在框架(未图示)上，然后，用接合引线连接半导体芯片的阳极及阴极接合接点和规定的引线(未图示)。接合引线使用金细线，用公知的针脚式接合法连接。然后，传递模模装，进行树脂封装。
技术实现思路
现有肖特基势垒二极管的基板结构形成可对应多机种自背面也可取出阴极的结构，形成在n+型GaAs基板上设置n+型外延层，并为确保规定的特性在其上层设置1.3×1017cm-3左右的n型外延层的结构。肖特基电极必须确保规定的特性，故要使n型外延层的清净表面露出，并蒸镀金属，形成肖特基结。欧姆电极为了降低取出电阻，在其下层的n+型外延层形成欧姆结。这里现有的构造中有以下所示问题点。第一，为形成欧姆电极28必须形成台面而露出n+型外延层22。n型外延层23有3本文档来自技高网...

【技术保护点】
一种肖特基势垒二极管，其特征在于，包括：化合物半导体基板；设在该基板上的平坦的一导电型外延层；穿透所述外延层而设置的一导电型高浓度离子注入区域；第一电极，其在所述高浓度离子注入区域形成欧姆结；第二电极，其与所述外延层形成肖特基结且成为电极的取出部。

【技术特征摘要】
JP 2001-8-30 261533/011.一种肖特基势垒二极管，其特征在于，包括化合物半导体基板；设在该基板上的平坦的一导电型外延层；穿透所述外延层而设置的一导电型高浓度离子注入区域；第一电极，其在所述高浓度离子注入区域形成欧姆结；第二电极，其与所述外延层形成肖特基结且成为电极的取出部。2.一种肖特基势垒二极管，其特征在于，包括化合物半导体基板；设在该基板上的平坦的一导电型高浓度外延层和一导电型外延层；穿透所述外延层直到所述高浓度外延层而设置的一导电型高浓度离子注入区域；在所述高浓度离子注入区域表面成欧姆结的第一电极；被所述第一电极围住外周、与所述外延层形成肖特基结且成为电极的取出部的第二电极。3.如权利要求1或2所述的肖特基势垒二极管，其特征在于，用形成所述第二电极的金属层设置所述第一电极的取出用电极。4.如权利要求1或2所述的肖特基势垒二极管，其特征在于，所述化合物半导体基板是非掺杂的GaAs基板。5.如权利要求1或2所述的肖特基势垒二极管，其特征在于，所述第二电极与所述高浓度离子注入区域的间隔距离是5μm以下。6.如权利要求1或2所述的肖特基势垒二极管，其特征在于，设置多个所述第二电极形成的肖特基结区域。...

【专利技术属性】
技术研发人员：浅野哲郎，小野田克明，中岛好史，村井成行，冨永久昭，平田耕一，榊原干人，石原秀俊，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]