沟槽式肖特基势垒整流器及其制作方法技术

一种沟槽式肖特基势垒整流器和制作这种整流器的方法。该整流器包括：（ａ）一个具有第一表面和相对的第二表面的半导体区，该半导体区包括一个与第一表面邻接的第一导电类型的漂移区和一个与第二表面邻接的第一导电类型的阴极区，该漂移区具有比所述阴极区低的净掺杂浓度。（ｂ）多个从第一表面延伸进入半导体区的沟槽。该沟槽在所述半导体区内定义出多个台面，这些沟槽形成了多个沟槽的交叉点。（ｃ）在沟槽底部和沟槽侧壁的较低部分覆盖于半导体区上的氧化物层。（ｄ）在沟槽内的氧化物层上布置的一个多晶硅区；（ｅ）在沟槽交叉点的绝缘区，其覆盖于所述多晶硅区的一部分和氧化物层的一部分。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及整流装置，更确切地说，涉及沟槽式肖特基势垒整流器(trench Schottky barrier rectifiers)和制作该装置的方法。
技术介绍
整流器在电流前向方向上呈现出相对较低的电阻而在与电流相反的方向上呈现出高电阻。沟槽式肖特基势垒整流器是整流器的一类，其用于开关式电源和其它高速电开关设备(如电机驱动器)的输出整流器。这些装置能够传送大的正向电流和承受大的反向阻断电压。由Mehrotra等提出的美国专利NO.5,365,102，题目为“SchottkyBarrier Rectifier with MOS Trench”，该专利公开的全部内容因此并入说明中，公开了沟槽式肖特基势垒整流器，其击穿电压比理想的陡峭型平行平面P-N结(abrupt parallel plane P-N junction)的理论值还高。图1中表示出了所述整流器的一个实施例的横截面图。在图中，整流器10包括第一导电类型(first conductivity)(典型的N型导电性)的半导体衬底12，其具有第一表面12a和相反方向上的第二表面12b。衬底12包含与第一表面12a邻接的相对高掺杂的阴极区12c(用N+表示)，从阴极区12c延伸到第二表面12b的第一导电类型(用N表示)的漂移区12d。因而，阴极区12c的掺杂浓度(doping concentration)大于漂移区12d的掺杂浓度。台面(mesa)14形成于漂移区12d内，具有由相对的两侧14a和14b定义的横截面宽度“Wm”。该台面可以是条纹形、矩形、圆柱形或其它类似的几何形状。台面的侧面上还提供有绝缘区16a和16b(描述为SiO2)。该整流器还包括在绝缘区域16a，16b上的阳极18。该阳极18在第二表面12b上与台面14形成肖特基整流接触(Schottky rectifying contact)。在阳极/台面交界面形成的肖特基垫垒的高度依赖于使用的电极金属和半导体的类型(例如，Si，Ge，GaAs和SiC)，也依赖于台面14中的掺杂浓度。最后，阴极20被提供在第一表面12a与阴极区邻接。阴极20与阴极区12c欧姆接触(ohmically contact)。在美国专利NO.5,365,102描述的工艺中，漂移区12d是通过在衬底12c上外延生长来提供的。然后通过光致抗蚀剂(photoresist)构图的氮化物层来蚀刻该沟槽，以形成具有抗热氧化氮化物帽(thermaloxidation resistant nitride caps)的不连续台面14。因为氮化物区(nitrideregion)的存在，绝缘区16(优选为二氧化硅)形成于沟槽侧壁和底部22b上，但不包括台面14的顶部(表面12b)。然后消除氮化物区(以及任何应力消除(stress relief)的氧化区，如果有的话)，并在阳极18和阴极20镀上金属。需要进一步的信息，可看美国专利No.5,365,102。本专利技术涉及对美国专利No.5,365,102中相关的沟槽式肖特基势垒整流器的改进，以及制造这种沟槽式肖特基势垒整流器的工艺，将在下面进行更充分的讨论。
技术实现思路
根据本专利技术的实施例，提供了一种形成沟槽式肖特基势垒整流器的方法。该方法包括(a)形成一个具有第一表面和相对的第二表面的半导体区，该半导体区包含一个与第一表面邻接的第一导电类型的漂移区和与第二表面邻接的所述第一导电类型的阴极区。该漂移区具有比阴极区关联的净(net)掺杂浓度低的净掺杂浓度。(b)形成多个从第一表面延伸进入半导体区的沟槽，这些沟槽在半导体区内定义出多个台面并在多个位置形成了沟槽交叉点。(c)提供一个氧化物层，其在对应于沟槽底部和沟槽侧壁较低部分的位置覆盖在半导体区上；(d)提供一个多晶硅区，布置在沟槽内的氧化物层上；(e)在沟槽交叉点处的氧化物层上提供绝缘区；以及(f)提供一个邻接于所述漂移区并与其形成肖特基整流接触的阳极。需要时，可以在半导体区的第二表面上为整流器提供一个阴极。优选的，该半导体为硅半导体和N型导电性。优选的，该绝缘区为硼磷酸盐玻璃区(borophosphosilicate glass regions)。形成半导体区的步骤优选的包括提供一个对应于所述阴极区的半导体衬底，以及随后在衬底上生长一个对应于所述漂移区的外延半导体层(epitaxial semiconductor layer)。形成所述沟槽的步骤优选的包括在半导体区第一表面上形成一个构图的掩模层(masking layer)，并通过该掩模层蚀刻沟槽。在一些实施例中，沟槽可以被蚀刻进漂移区内，但不进入阴极区。在另一些实施例中，沟槽被蚀刻得足够深以致该蚀刻通过漂移区延伸进入阴极区。形成氧化物层、多晶硅区和绝缘区的步骤优选的进一步包括如下步骤(a)在半导体区的第一表面上和沟槽内形成一个氧化物层，例如，通过热生长或通过氧化物沉积工艺；(b)在氧化物层上形成一个多晶硅层；(c)蚀刻多晶硅层使氧化物层的一部分暴露于所述第一表面，氧化物层的一部分暴露于沟槽侧壁的上部；(d)在氧化物层和蚀刻后的多晶硅层上形成一个绝缘层；(e)在沟槽交叉点处的绝缘层上形成一个构图的抗蚀刻层；以及(f)蚀刻未被构图的抗蚀刻层覆盖的绝缘层和氧化物层。根据本专利技术的另一实施例，提供了一种沟槽式肖特基势垒整流器。该整流器包括(a)一个具有第一表面和相对的第二表面的半导体区，该半导体区包括一个与第一表面邻接的第一导电类型的漂移区和一个与第二表面邻接的第一导电类型的阴极区。该漂移区具有比阴极区低的净掺杂浓度。(b)多个从第一表面延伸进入半导体区的沟槽，该沟槽在半导体区内定义出多个台面，以及这些沟槽形成了多个沟槽交叉点。(c)在沟槽底部和沟槽侧壁的较低部分覆盖于半导体区上的氧化物层。(d)在沟槽内的氧化物层上布置的一个多晶硅区。(e)在沟槽交叉点的绝缘区，其覆盖于多晶硅区的一部分和氧化物层的一部分。(f)一个邻接于漂移区并与其形成肖特基整流接触的阳极。可以有许多种沟槽交叉角度。在一个优选的例子中，沟槽以直角相互交叉。沟槽交叉处的绝缘区可以有许多种结构。在一个优选的例子中，从沟槽上方看去时，该绝缘区为矩形。本专利技术的一个优点是，由于在沟槽交叉区改进的工艺控制，这种单元由交叉沟槽定义的沟槽式肖特基势垒整流器可以高产量地形成。本专利技术的另一个优点是，这样形成的沟槽式肖特基势垒整流器没有恶化沟槽交叉区处“修剪(pinch off)”效应的实质危险。这种恶化会导致反向偏置击穿电压的降低和增加泄露电流。通过回顾下面公开的内容，本领域的普通技术的人将很容易明白本专利技术的这些或其它实施例和优点。附图说明图1是依照现有技术的沟槽式肖特基势垒整流器的局部横截面视图；图2是与本专利技术相关的沟槽式肖特基势垒整流器的局部横截面视图；图3A-3G是沿着图5的A-A’线得到的局部横截面图，表示了制作图2的沟槽式肖特基势垒整流器的一种方法。图4A-4G是沿着图5的B-B’线得到的局部横截面图，表示了制作图2的沟槽式肖特基势垒整流器的一种方法。图5是沟槽式肖特基势垒整流器的局部平面图，表示了图3A-3G和4A-4G的横截面的相对位置。图6A和6B是沟槽式肖特基势垒整流器的局部平面图，表示了本专利技术一个实施例的相对于整本文档来自技高网...

【技术保护点】
一种形成沟槽式肖特基势垒整流器的方法，包括：形成一个具有第一表面和相对的第二表面的半导体区，所述半导体区包含一个与第一表面邻接的第一导电类型的漂移区和与第二表面邻接的所述第一导电类型的阴极区，所述漂移区具有比所述阴极区低的净掺杂浓度 ；形成多个从所述第一表面延伸进入所述半导体区的沟槽，所述沟槽在所述半导体区内定义出多个台面，且所述沟槽在多个位置形成了沟槽交叉点；形成一个氧化物层，所述氧化物层在对应于沟槽底部和沟槽侧壁较低部分的位置覆盖在所述半导体区上；　 　形成一个多晶硅区，所述多晶硅区布置在所述沟槽内所述氧化物层上；在所述沟槽交叉点的氧化物层上形成绝缘区；以及形成一个邻接于所述漂移区并与其形成肖特基整流接触的阳极。

【技术特征摘要】
US 2000-12-15 09/737,3571.一种形成沟槽式肖特基势垒整流器的方法，包括形成一个具有第一表面和相对的第二表面的半导体区，所述半导体区包含一个与第一表面邻接的第一导电类型的漂移区和与第二表面邻接的所述第一导电类型的阴极区，所述漂移区具有比所述阴极区低的净掺杂浓度；形成多个从所述第一表面延伸进入所述半导体区的沟槽，所述沟槽在所述半导体区内定义出多个台面，且所述沟槽在多个位置形成了沟槽交叉点；形成一个氧化物层，所述氧化物层在对应于沟槽底部和沟槽侧壁较低部分的位置覆盖在所述半导体区上；形成一个多晶硅区，所述多晶硅区布置在所述沟槽内所述氧化物层上；在所述沟槽交叉点的氧化物层上形成绝缘区；以及形成一个邻接于所述漂移区并与其形成肖特基整流接触的阳极。2.如权利要求1所述的方法，进一步包括提供一个在所述半导体区的所述第二表面上的阴极。3.如权利要求1所述的方法，其中所述的形成所述半导体区的步骤包括提供一个半导体衬底，所述半导体衬底对应于所述阴极区；以及在所述衬底上生长一个外延半导体层，所述外延层对应于所述漂移区。4.如权利要求1所述的方法，其中所述形成所述沟槽的步骤包括在半导体区第一表面上形成一个构图的掩模层以及通过所述掩模层蚀刻所述沟槽的步骤。5.如权利要求4所述的方法，其中所述沟槽被蚀刻得足够深以使他们延伸通过所述漂移区并进入所述阴极区。6.如权利要求4所述的方法，其中所述沟槽被蚀刻进入所述漂移区，但不进入所述阴极区。7.如权利要求1所述的方法，其中形成所述氧化物层、所述多晶硅区和所述绝缘区的步骤进一步包括在所述半导体区的所述第一表面上和所述沟槽内形成一个氧化物层；在所述氧化物层上形成一个多晶硅层；蚀刻所述多晶硅层，以使所述氧化物层的一部分暴露于所述第一表面，以及所述氧化物层的一部分暴露于所述沟槽侧壁的上部；在所述氧化物层和所述蚀刻的多晶硅层上形成一个绝缘层；在所述沟槽交叉点处的绝缘层上形成一个构图的抗蚀刻层；以及蚀刻未被所述构图的抗蚀刻层覆盖的所述绝缘层和所述氧化物层。8.如权利要求7所述的方法，其中所述的氧化物层是热生长的。9.如权利要求7所述的方法，其中所述的氧化物层是沉积形成的。10.如权利要求7所述的方法，其中所述绝缘层是硼磷酸盐玻璃层。11.如权利要求1所述的方法，其中所述半导体是硅半导体。12.如权利要求1所述的方法，其中所述第一导电类型是N型导电性。13.如权利要求1所述的方法，其中所述绝缘区是硼磷酸盐玻璃区。14.一种形成沟槽式肖特基势垒整流器的方法，包括在N型硅衬底上生长N型导电性的硅外延层，所述衬底和所述外延层形成了具有第一表面和相对...

【专利技术属性】
技术研发人员：石甫渊，苏根政，约翰E阿马托，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]