具有并联整流器元件的集成开关装置制造方法及图纸

本发明专利技术涉及具有并联整流器元件的集成开关装置。一种集成电路包括：半导体本体，具有第一半导体层以及在半导体本体的垂直方向与第一半导体层相邻的第二半导体层。所述集成电路进一步包括开关装置和整流器元件，所述开关装置具有控制端以及位于第一负载端和第二负载端之间的负载路径，所述整流器元件与所述负载路径的至少一部分并联。所述开关装置被集成在所述第一半导体层内，并且所述整流器元件被集成在所述第二半导体层内。

【技术实现步骤摘要】
具有并联整流器元件的集成开关装置
本专利技术的实施方式涉及一种集成开关装置和一种并联整流器元件，更具体地，涉及一种具有至少一个晶体管和一个并联整流器元件的开关装置。
技术介绍
集成开关装置(比如，功率晶体管，尤其是功率MOS晶体管)广泛地用于工业、汽车或用电设备应用中，比如，功率转换器电路或用于不同负载类型的负载驱动电路，比如，灯具或电机。存在具有需要将整流器元件(比如，二极管)与开关装置并联的应用。该整流器元件可用作空转元件(freewheelingelement)，当在用来驱动电感负载的电路中采用开关装置时，这种空转元件尤其有用。普通的功率MOSFET具有耦接在源极端和漏极端之间的集成本体二极管(integratedbodydiode)。每次MOSFET被反向偏置时，所述本体二极管允许电流流过MOSFET。比如，当在源极端和漏极端之间施加正电压时，n型MOSFET被反向偏置。MOSFET的集成本体二极管由MOSFET的本体区、漂移区和漏极区形成。本体二极管的电性能取决于这些装置区域的性能。本体区、漂移区以及漏极也影响到MOSFET的电性能，从而不能单独地设计MOSFET和本体二极管的电性能。存在以下应用，其中，期望将MOSFET的负载路径(漏极-源极路径)两端的电压限制为低于MOSFET的电压阻断容量，以防止MOSFET在雪崩模式下操作。这可通过将齐纳二极管或雪崩二极管并联连接至MOSFET，使得二极管被设计成其击穿电压低于MOSFET的电压阻断容量来获得。该二极管在击穿(雪崩)模式下进行操作时，需要能够使能量消散。因此，该二极管必须设被计成具有很大的体积，以防止二极管在击穿模式下操作时被损坏。
技术实现思路
一个实施方式涉及一种集成电路，该集成电路具有：半导体本体，具有第一半导体层以及在半导体本体的垂直方向与第二半导体层相邻的第二半导体；开关装置，具有控制端以及位于第一负载端和第二负载端之间的负载路径；以及整流器元件，与所述负载路径的至少一部分并联。所述开关装置被集成在所述第一半导体层内，并且所述整流器元件被集成在所述第二半导体层内。在阅读以下详细描述以及看到附图之后，本领域的技术人员会认识到其他特征和优点。附图说明现在将参照附图来说明实例。附图用于示出基本原理，从而仅示出理解基本原理所需要的方面。附图没有按比例绘制。在图中，相同的参考标号表示相似的特征。图1示出具有开关装置以及与开关装置的负载路径并联的整流器元件的集成电路的电路图。图2示出了具有包括第一开关元件的开关装置的集成电路的电路图；图3示出了具有包括第一开关元件和多个第二开关元件的开关装置的集成电路的电路图。图4示出了根据另一个实施方式的集成电路的电路图。图5示意性地示出了根据第一实施方式的具有集成电路的半导体本体的垂直截面图。图6示意性地示出了根据第一实施方式的具有集成电路的半导体本体的垂直截面图。图7示出了图6中所示的连接器的一个实施方式。图8示意性地示出了根据第二实施方式的具有集成电路的半导体本体的垂直截面图。图9示意性地示出了根据第三实施方式的具有集成电路的半导体本体的垂直截面图。图10示意性地示出了根据第三实施方式的具有集成电路的半导体本体的垂直截面图。图11示意性地示出了根据另一实施方式的具有集成电路的半导体本体的垂直截面图。图12示意性地示出了根据第一实施方式的第一开关元件的垂直截面图。图13A至图13C示出了实施为FINFET的一个第二半导体装置的第一实施方式。图14A至图14C示出了实施为FINFET的一个第二半导体装置的第二实施方式。图15示出了根据第一实施方式的半导体本体的垂直截面图，其中，一个第一半导体装置和多个第二半导体装置实施在一个半导体片(semiconductorfin)中。图16示出了根据第二实施方式的半导体本体的垂直截面图，其中，一个第一半导体装置和多个第二半导体装置实施在一个半导体片内。图17示出了根据第三实施方式的半导体本体的顶视图，其中，实施了均包括几个FINFET单元的一个第一半导体装置和多个第二半导体装置。图18示出了包括几个并联的FINFET单元的一个第二半导体装置的垂直截面图。图19A至图19C示出了包括几个并联的FINFET单元的一个第二半导体装置的另一个实施方式。图20示出了串联的图19中所示的类型的两个第二半导体装置。具体实施方式在以下详细描述中，将参考构成描述的一部分的附图，其中附图以示出了可实践本专利技术的具体实施方式的方式示出。关于此，参考将描述的附图的方位使用诸如“顶部”，“底部”，“正向”，“后向”，“前端”，“后端”等的方向术语。由于实施方式的部件可定位在不同的方向上，因此方向术语用于示例的目的，而不是限制性的。应当理解的是，在不脱离本专利技术的范围的情况下，可采用其他的实施方式并且可以进行结构或逻辑改变。因此，以下的详细描述不具有限制意义，并且本专利技术的范围由所附权利要限定。应当理解的是，除非有特别注明，否则这里所描述的各种示例性实施方式的特征可彼此相结合。图1为包括开关装置1的集成电路的电路图，所述开关装置具有控制端11和位于第一负载端12和第二负载端13之间的负载路径。在图1中，开关装置1仅示意性地示出为电路模块。开关装置1为可控的开关装置，并且可通过可施加至控制端11的控制或驱动信号而被导通和断开。当开关装置1导通时，其在第一负载端12和第二负载端13之间提供低欧姆导电路径。当开关装置断开时，第一负载端12和第二负载端13之间的导电路径被中断，从而第一负载端12和第二负载端13之间的路径具有极高的欧姆。在各种工业、汽车或用电设备应用中，图1的开关装置1可用作电子开关。参照图1，集成电路进一步包括整流器元件40，其与开关装置1的负载路径的至少一部分并联。仅为了示出的目的，图1的整流器元件40与开关装置1的整个负载路径并联。然而，这仅为一个实例。根据另一个实例，开关装置1的负载路径包括两个或多个串联的负载路径部分，其中，整流器部分40与这些部分中的一个并联或者与这些部分中的几个并联，但是不与整个负载路径并联。根据一个实施方式，整流器元件40被实施为齐纳二极管或雪崩二极管。在图1中所示的实施方式中，二极管40的正极与开关装置1的第一负载端12连接，而负极与第二负载端13连接。被实施为齐纳二极管或雪崩二极管的整流器元件40具有两个功能：首先，当第一负载端12和第二负载端13之间的电压具有某个极性时，其允许电流在第一负载端12和第二负载端13之间流动，而不依赖于开关装置1的开关状态。在图1中所示的实施方式中，当在第一负载端12和第二负载端13之间施加正电压时，整流器元件40始终允许电流在第一负载端12和第二负载端13之间流动。第二，整流器元件40将第一负载端12和第二负载端13之间的电压限制为由二极管40的击穿电压给定的最大值。因此，二极管40用作空转元件(freewheelingelement)并且用作保护元件，在要控制穿过电感负载的电流的应用中，需要这种空转元件，保护元件用于保护开关装置1免受高于二极管40的击穿电压的电压。开关装置1可以多种不同的方式来实施。存在的具有集成二极管(本体二极管)的开关装置，例如MOSFET。然而，与图1中所示的另外二极管40不同，MOSF本文档来自技高网...

【技术保护点】
一种集成电路，包括：半导体本体，具有第一半导体层以及被设置为在所述半导体本体的垂直方向与所述第一半导体层相邻的第二半导体层；开关装置，具有控制端以及位于第一负载端和第二负载端之间的负载路径；整流器元件，与所述负载路径的至少一部分并联连接；以及其中，所述开关装置被集成在所述第一半导体层内，并且所述整流器元件被集成在所述第二半导体层内。

【技术特征摘要】
2012.04.06 US 13/441,0381.一种集成电路，包括：半导体本体，具有第一半导体层以及被设置为在所述半导体本体的垂直方向与所述第一半导体层相邻的第二半导体层；开关装置，具有控制端以及位于第一负载端和第二负载端之间的负载路径；整流器元件，与所述负载路径的至少一部分并联连接；以及其中，所述开关装置被集成在所述第一半导体层内，并且所述整流器元件被集成在所述第二半导体层内，其中，所述开关装置进一步包括：第一开关元件，具有耦接在所述开关装置的所述第一负载端和所述第二负载端之间的负载路径，并且具有与所述开关装置的所述控制端耦接的控制端，多个第二开关元件，每个具有在第一负载端和第二负载端之间的负载路径以及控制端；以及其中，所述多个第二开关元件的负载路径串联连接并且与所述第一开关元件的所述负载路径串联连接；其中，除了一个第二开关元件之外的每个第二开关元件的控制端与其他第二开关元件中的一个的负载端连接；以及其中，所述多个第二开关元件中的所述一个第二开关元件的控制端与所述第一开关元件的所述负载端中的一个连接。2.根据权利要求1所述的集成电路，其中，所述第二半导体层包括：第一掺杂类型的第一局部层；与第一掺杂类型互补的第二掺杂类型的第二局部层；以及其中，所述第一局部层与所述第一负载端电耦接，并且所述第二局部层与所述第二负载端电耦接。3.根据权利要求2所述的集成电路，其中，所述第二半导体层进一步包括：第三局部层，设置在所述第一局部层和所述第二局部层之间并且比所述第一局部层和所述第二局部层具有更低的掺杂浓度或者为本征的。4.根据权利要求2所述的集成电路，其中，所述第一半导体层为第一掺杂类型。5.根据权利要求2所述的集成电路，其中，所述第二局部层与所述第一半导体层相邻。6.根据权利要求2所述的集成电路，其中，所述第一局部层与所述第一半导体层相邻。7...

【专利技术属性】
技术研发人员：罗尔夫·维斯，安德烈亚斯·施皮策，
申请(专利权)人：英飞凌科技德累斯顿有限公司，
类型：发明
国别省市：