肖特基势垒二极管及其制造方法技术

本发明专利技术涉及一种肖特基势垒二极管，其包括：n+型碳化硅衬底；布置在n+型碳化硅衬底的第一表面上的n-型外延层，其包括电极区以及位于电极区的外部的端接区；布置在端接区中的n-型外延层上的第一沟槽和第二沟槽；布置在第一沟槽和第二沟槽的下方的p区；布置在电极区中的n-型外延层上的肖特基电极；以及布置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2012年12月28日提交到韩国知识专利局的韩国专利申请N0.10-2012-0157484的优先权和权益，其全部内容并入本文以作参考。
本公开涉及包含碳化娃(SiC)的肖特基势鱼二极管(schottky barrier diode)及其制造方法。
技术介绍
肖特基势垒二极管(SBD)不像一般PN二极管那样使用PN结，而是使用其中电极和半导体相结合的肖特基结。SBD可具有相对快速的开关特性，并且可具有比PN 二极管更低的接通电压特性。在这样的SBD中，由于电场集中在电极的边缘部分，存在不能保证击穿电压到SBD的理论击穿值的问题。上述在该
技术介绍
部分公开的信息仅用于增强对本公开的背景的理解，因此其可能含有不是现有技术的信息。
技术实现思路
致力于提供而做出本公开，该肖特基势垒二极管具有通过使肖特基势垒二极管中的电极边缘部分的电场集中分布开而改善肖特基势垒二极管的击穿电压的优点。本公开的示例性实施方式提供一种肖特基势垒二极管，包括:n+型碳化硅衬底；布置在η+型碳化硅衬底的第一表面上的η-型外延层，其包括电极区以及位于电极区外部的端接区；布置在端接区中的η-型外延层上的第一沟槽和第二沟槽；布置在第一沟槽和第二沟槽之下的P区；布置在电极区中的η-型外延层上的肖特基电极；以及布置在η+型碳化硅衬底的第二表面上的欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。第一沟槽的底部可以布置为低于第二沟槽的底部。第一沟槽可以布置为邻近电极区。P区可以延伸到与第二沟槽相邻的端接区中的η-型外延层的上表面。肖特基电极可以延伸到端接区，从而与P区接触。本公开的另一个示例性实施方式提供了制造肖特基势垒二极管的方法，该方法包括:通过在η+型碳化娃衬底的第一表面上的第一外延生长,形成η-型外延层,其中η-型外延层包括电极区和位于电极区外部的端接区；通过蚀刻端接区中的η-型外延层的一部分，形成初步沟槽；通过蚀刻初步沟槽的一部分，形成第一沟槽和第二沟槽；通过将P-离子注入到第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的η-型外延层的上表面，在第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的η-型外延层的上表面的下方形成P区；在电极区中的η-型外延层上形成肖特基电极；以及在η+型碳化硅衬底的第二表面上形成欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。本公开的另一个示例性实施方式提供了制造肖特基势垒二极管的方法，该方法包括:通过在η+型碳化娃衬底的第一表面上的第二外延生长,形成第一初步η-型外延层,其中第一初步η-型外延层包括电极区和位于电极区外部的端接区；在端接区中的第一初步η-型外延层的一部分上形成第一掩膜；通过在第一初步η-型外延层上的第三外延生长，形成第二初步η-型外延层；在第一掩膜和端接区中的第二初步η-型外延层的一部分上形成第二掩膜；通过在第二初步η-型外延层上的第四外延生长，形成第三初步η-型外延层，从而形成η-型外延层；通过去除第一掩膜和第二掩膜，形成第一沟槽和第二沟槽；通过将P-离子注入到第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的η-型外延层的上表面，在第一沟槽、第二沟槽以及与第二沟槽相邻的端接区中的η-型外延层的上表面的下方形成P区；在电极区中的η-型外延层上形成肖特基电极；以及在η+型碳化硅衬底的第二表面上形成欧姆电极，其中第一沟槽和第二沟槽位置相邻，以形成台阶。第二掩膜的宽度可以大于第一掩膜的宽度。第一掩膜和第二初步η-型外延层可以具有相同的厚度。第二掩膜和第三初步η-型外延层可以具有相同的厚度。本公开的另一个示例性实施方式提供了制造肖特基势垒二极管的方法，该方法包括:通过在η+型碳化硅衬底的第一表面上的外延生长，形成η-型外延层，其中η-型外延层包括电极区和位于电极区外部的端接区，以及在η-型外延层上形成第一缓冲层；通过蚀刻位于端接区中的第一缓冲层的一部分，形成暴露出端接区中的η-型外延层的第一缓冲层图案；在第一缓冲层图案和端接区中的η-型外延层上形成第二缓冲层；通过蚀刻位于第一缓冲层图案上的第二缓冲层的一部分，形成暴露出第一缓冲层图案的第二缓冲层图案；通过在水平方向上对第二缓冲层图案进行第一各向同性蚀刻，形成暴露出η-型外延层的第一部分的第三缓冲层图案；通过蚀刻η-型外延层的第一部分，形成初步沟槽；通过在水平方向上对第三缓冲层图案进行第二各向同性蚀刻，形成暴露出η-型外延层的第二部分的第四缓冲层图案；通过蚀刻初步沟槽和η-型外延层的第二部分，分别形成第一沟槽和第二沟槽；通过在水平方向上对第四缓冲层图案进行第三各向同性蚀刻，形成暴露出η-型外延层的第三部分的第五缓冲层图案；通过将P-离子注入到第一沟槽、第二沟槽以及η-型外延层的第三部分中，在第一沟槽、第二沟槽以及η-型外延层的第三部分的下方形成P区；在电极区中的η-型外延层上形成肖特基电极；以及在η+型碳化硅衬底的第二表面上形成欧姆电极，其中第一沟槽和第二沟槽位置相邻以形成台阶。第一缓冲层图案可以位于电极区中，第二缓冲层图案可以位于端接区中，且第一缓冲层图案和第二缓冲层图案可以彼此接触。第一各向同性蚀刻可以在第一缓冲层图案和第二缓冲层图案的接触部分中进行。初步沟槽和第三缓冲层图案可以位置相邻，第二各向同性蚀刻可以在第三缓冲层图案的与初步沟槽相邻的一部分中进行。第二沟槽和第四缓冲层图案可以位置相邻，第三各向同性蚀刻可以在第四缓冲层图案的与第二沟槽相邻的一部分中进行。第一缓冲层可以由无定形碳制成，且第二缓冲层可以由氧化物层形成。根据本公开的示例性实施方式，通过在端接区中邻近布置形成台阶的第一沟槽和第二沟槽，并通过将P区布置在第一沟槽、第二沟槽以及端接区中的η-型外延层的上表面的下方，可以使集中在肖特基电极的边缘区域中的电场分布开。因此，SBD的击穿电压可以得到改善。【附图说明】图1是图示根据本公开示例性实施方式的肖特基势垒二极管的横截面视图。图2至图6是顺序示出根据本公开示例性实施方式的制造肖特基势垒二极管的方法的横截面视图。图7至图13是顺序示出根据本公开另一个示例性实施方式的制造肖特基势垒二极管的方法的横截面视图。图14至图24是顺序示出根据本公开另一个示例性实施方式的制造肖特基势垒二极管的方法的横截面视图。图25是比较根据本公开示例性实施方式的肖特基势垒二极管和常规肖特基势垒二极管的击穿电压的曲线图。〈符号说明〉50:第一掩膜60:第二掩膜70:第一缓冲层75:第一缓冲层图案80:第二缓冲层85:第二缓冲层图案86:第三缓冲层图案 87:第四缓冲层图案88:第五缓冲层图案100:η+型碳化硅衬底200:η_型外延层201:第一初步外延层202:第二初步外延层203:第三初步外延层205、225:初步沟槽 210:第一沟槽220:第二沟槽300:ρ 区400:肖特基电极500:欧姆电极【具体实施方式】将参考附图详细地描述本公开的示例性实施方式。如本领域普通技术人员应当明白的，所描述的实施方式可以以各种不同方式改变而不偏离本公开的精神或范围。这里介绍的示例性实施方式意在提供公开内容，并向本领域普通技术人员充分传达本公开的精神和范围。在附图中，为了清晰起见，层和区域的厚度被放大。当提及某层位于/本文档来自技高网...

【技术保护点】
一种肖特基势垒二极管，包括：n+型碳化硅衬底；n‑型外延层，布置在所述n+型碳化硅衬底的第一表面上且包括电极区和位于所述电极区的外部的端接区；第一沟槽和第二沟槽，布置在所述端接区中的n‑型外延层上；p区，布置在所述第一沟槽和所述第二沟槽的下方；肖特基电极，布置在所述电极区中的n‑型外延层上；以及欧姆电极，布置在所述n+型碳化硅衬底的第二表面上，其中所述第一沟槽和所述第二沟槽位置相邻以形成台阶。

【技术特征摘要】
2012.12.28 KR 10-2012-01574841.一种肖特基势鱼二极管，包括: η+型碳化娃衬底； η-型外延层，布置在所述η+型碳化硅衬底的第一表面上且包括电极区和位于所述电极区的外部的端接区； 第一沟槽和第二沟槽，布置在所述端接区中的η-型外延层上； P区，布置在所述第一沟槽和所述第二沟槽的下方； 肖特基电极，布置在所述电极区中的η-型外延层上；以及 欧姆电极，布置在所述η+型碳化硅衬底的第二表面上， 其中所述第一沟槽和所述第二沟槽位置相邻以形成台阶。2.根据权利要求1所述的肖特基势垒二极管，其中所述第一沟槽的底部布置成低于所述第二沟槽的底部。3.根据权利要求2所述的肖特基势垒二极管，其中所述第一沟槽的位置与所述电极区相邻。4.根据权利要求3所述的肖特基势垒二极管，其中所述P区延伸到与所述第二沟槽相邻的所述端接区中的η-型外延层的上表面。5.根据权利要求4所述的肖特基势垒二极管，其中所述肖特基电极延伸到所述端接区，从而与所述P区相接触。6.一种制造肖特基势垒二极管的方法，所述方法包括: 通过在η+型碳化硅衬底的第一表面上的第一外延生长，形成η-型外延层，所述η-型外延层包括电极区和位于所述电极区的外部的端接区； 通过蚀刻所述端接区中的η-型外延层的一部分，形成初步沟槽； 通过蚀刻所述初步沟槽的一部分，形成第一沟槽和第二沟槽； 通过将P-离子注入到所述第一沟槽、所述第二沟槽以及与所述第二沟槽相邻的所述端接区中的η-型外延层的上表面中，在所述第一沟槽、所述第二沟槽以及与所述第二沟槽相邻的所述端接区中的η-型外延层的上表面的下方形成P区； 在所述电极区中的η-型外延层上形成肖特基电极；以及 在所述η+型碳化硅衬底的第二表面上形成欧姆电极； 其中所述第一沟槽和所述第二沟槽位置相邻以形成台阶。7.根据权利要求6所述的方法，其中所述第一沟槽的底部的位置低于所述第二沟槽的底部。8.根据权利要求7所述的方法，其中所述第一沟槽形成为与所述电极区相邻。9.根据权利要求8所述的方法，其中所述肖特基电极延伸到所述端接区，从而与所述P区相接触。10.一种制造肖特基势垒二极管的方法，所述方法包括: 通过在η+型碳化硅衬底的第一表面上的第二外延生长，形成第一初步η-型外延层，所述第一初步η-型外延层包括电极区和位于所述电极区的外部的端接区； 在所述端接区中的所述第一初步η-型外延层的一部分上形成第一掩膜； 通过在所述第一初步η-型外延层上的第三外延生长,形成第二初步η-型外延层； 在所述第一掩膜和所述端接区中的所述第二初步η-型外延层的一部分上形成第二掩膜； 通过在所述第二初步η-型外延层上的第四外延生长，形成第三初步η-型外延层，从而形成η-型外延层； 通过去除所述第一掩膜和所述第二掩膜，形成第一沟槽和第二沟槽； 通过将P-离子注入到所述第一沟槽、所述第二沟槽和与所述第二沟槽相邻的所述端接区中的η-型外延层的上表面中，在所述第一沟槽、所述第二沟槽和与所述第二沟槽相邻的所述端接区中的η-型外延层的上表面的下方形成P区； 在所述电极区中的η-型外延层上形成肖特基电极；以及 在所述η+型碳化硅衬底的第二表面上形成欧姆电极， 其中所述第一沟槽和所述第二沟槽位...

【专利技术属性】
技术研发人员：洪坰国，李钟锡，千大焕，郑永均，
申请(专利权)人：现代自动车株式会社，
类型：发明
国别省市：韩国;KR