薄膜晶体管制造技术

绝缘栅薄膜晶体管包括栅电极、源电极（２０）和漏电极（２４）。源电极和漏电极横向分离，并且在垂直方向上通过栅绝缘子层和非晶硅层与栅极（１２）分隔。非晶硅层（１６）的区域与形成晶体管沟道的源和漏电极之间的横向间隔垂直对齐，并且所述非晶硅层的区域厚度小于１００ｎｍ，并掺杂了掺杂密度在２．５×１０＃＋［１６］和１．５×１０＃＋［１８］原子／ｃｍ＃＋［３］之间的磷原子。这使迁移性得到增加，从而能够容许硅层厚度的减少。这种厚度减少使层的光敏性能够充分地降低，从而避免了对黑色掩蔽层的需要。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及薄膜晶体管，具体地说，涉及用于有源矩阵液晶显示器的有源板。本专利技术还涉及有源板本身和所述显示器。液晶显示器通常包括有源板和无源板，在它们之间夹入液晶材料。有源板包括晶体管开关器件阵列，一个晶体管通常与显示器中的一个像素有关。各像素还与有源板上的像素电极有关，信号加在象素电极上，用于控制单个像素的亮度。晶体管通常包括非晶硅薄膜晶体管。有源板的较大区域至少部分透明，需要这样做的原因是显示器通常由后灯照亮。大体上，只有由不透明的行导体和列导体覆盖的区域是板上的不透明部分。如果像素电极没有覆盖透明区域，则会有一个液晶材料区域没有经像素电极进行调制，但却确实接收了来自后灯的光。这就降低了显示器的对比度。通常提供一个黑色的掩蔽层，用于屏蔽有源板的这些区域，此外还屏蔽晶体管，因为其工作特性是依赖于光的。传统上，黑色掩蔽层位于有源矩阵单元的无源板上。然而，在不良单元耦合准确度的情况下，黑色掩蔽层和像素电极之间的重叠必需较大。这种重叠减少了显示器像素的孔径，从而降低了显示器的输出效率。对于例如便携式产品之类的电池操作装置，这是极为不受欢迎的。已提议采用多层有源板来提供所需的掩蔽功能。例如，一种提议是形成与行和列导体重叠的像素电极，使行和列导体与像素电极之间没有间隙，它们之间的间隙本来是需要屏蔽的。这就需要在像素电极和行与列导体之间有一个厚的低介电常数的绝缘体。这种显示器被称作场屏蔽像素(FSP)设计。虽然像素电极在行和列导体上的重叠消除了任何需要屏蔽的间隙，考虑到晶体管的光敏性，仍必须防止光线到达晶体管。因此，仍提供一个有机黑色层来覆盖晶体管区域，并防止其中的光诱导泄漏。这样，之前从无源板中去掉黑色掩蔽是用有源板的附加掩蔽步骤为代价的。制作液晶显示器的成本大部分产生于制作有源板的成本，它取决于过程中所用掩蔽步骤的数量。如果能够避免对黑色掩蔽层的需要，通过使晶体管具有较低的光敏性，则能够实现掩蔽数量的减少。大家知道，晶体管的光敏性是形成晶体管主体的非晶硅层厚度的函数。用于液晶显示器的最常见晶体管设计是底部栅后沟道蚀刻(bottom gate back channel etch，BCE)晶体管。非晶硅层包括下部本征部分，形成晶体管沟道；以及上部n型掺杂部分，这部分提供电子注入，并防止在源-漏分界面的空穴注入。从源和漏之间的区域除去上部n型掺杂部分，因为晶体管的沟道区域需要是本征的。按照传统方法，硅层本征部分的厚度至少为150nm(纳米)，同时n型掺杂部分约为30nm厚。在所谓的后沟道蚀刻之后，要从沟道去掉n型层，形成晶体管主体的本征非晶硅层剩下的厚度通常至少为100nm。薄膜晶体管的操作取决于所谓的能带弯曲，借助于这种能带弯曲，导带能级屈向半导体的费米能级。对于适合有源矩阵显示器应用的晶体管尺寸，已经发现，约为100nm的本征非晶硅厚度是在适合的晶体管工作特性的材料中出现充分的能带弯曲可接受的最小厚度。随着非晶硅层厚度的减少，沟道层(“后沟道”区)顶部的界面状态趋向出现费米能级的针。这是在通过蚀刻除去硅层n型部分期间，由于等离子体损坏而导致的高密度缺陷状态的结果。较低的硅厚度导致降低的器件迁移性和较高的阈电压，从而导致较差的开关特性。然而，所需的硅厚度导致了多级光敏性，这意味着需要光屏蔽。根据本专利技术的第一方面，提供一种绝缘栅薄膜晶体管，它包括栅极、源极和漏极，源极和漏极横向分隔，并且它们都在垂直方向上通过栅绝缘子层和非晶硅层与栅极隔离，非晶硅层的区域与形成晶体管沟道的源极和漏极之间的横向间隔垂直对齐，其中，非晶硅层的这个区域具有小于100nm的厚度，并掺杂了掺杂密度在2.5×1016和1.5×1018原子/cm3(立方厘米)之间的n型掺杂剂原子。“垂直”表示与衬底垂直的方向(即层堆叠的方向)，而“横向”表示实质上与衬底平行(即在薄膜层的面上)。本专利技术使迁移性得到增加，从而能够容许硅层厚度的减少。这种厚度减少使层的光敏性能够充分地降低，从而避免了对黑色掩蔽层的需求。n型掺杂剂最好包括磷。优选的非晶硅层区域的厚度是在40nm和80nm之间，最好是在40nm和60nm之间。掺杂密度可在5×1016和1.5×1017原子/cm3之间。硅层可包括下部本征层和上部n型层，其中，从垂直对齐源极和漏极之间横向间隔的非晶硅层的区域去掉n型层。这就形成了BCE结构。根据本专利技术的第二方面，提供了一种用于液晶显示器的有源板，它包括绝缘衬底之上的栅导体层，它形成用于像素晶体管的栅导体，并且还形成行导体；栅导体层之上的栅绝缘子层；栅绝缘子层之上的硅层，并形成覆盖栅导体的晶体管主体区域；在硅层之上的源和漏导体层，它形成用于像素晶体管的源和漏导体，并且还形成列导体，各个列导体被连接到相关晶体管的源和漏中的一个；以及像素电极层，它形成与相关晶体管的源和漏中的另一个相接触的像素电极，其中，晶体管主体区域的厚度小于100nm，并掺杂了掺杂密度在2.5×1016和1.5×1018原子/cm3之间的n型掺杂剂原子。每个像素电极均可以占用由行和列导体作为边界的像素空间，并且像素电极部分地与这些行和列导体重叠。这就避免了需要黑色掩蔽层用于像素电极和行列导体之间的任何间隙，并且薄膜硅层避免了需要黑色掩蔽层来屏蔽晶体管。本专利技术还提供一种有源矩阵液晶显示器，它包括本专利技术的有源板、无源板、以及夹在有源板和无源板之间的液晶材料层。根据本专利技术的第三方面，提供了一种形成液晶显示器的有源板的方法，所述方法包括在绝缘衬底上淀积和形成栅导体层图案；在形成的栅导体层图案上淀积栅绝缘子层；在栅绝缘子层上淀积硅层，所述淀积包括从一种至少含n型掺杂剂原子的化合物和一种含硅的气体所组成的气体所进行的等离子体淀积，其中，化合物量与含硅气体量的比率经过选择，提供在2.5×1016和1.5×1018原子/cm3之间的硅层中的n型掺杂剂原子的掺杂密度；在硅层上淀积和形成源和漏导体层图案；以及形成像素电极层，用于与晶体管源和漏中的一个接触。含掺杂剂原子的化合物最好包括磷化氢，含硅的气体最好包括硅烷，其中，磷化氢的量与硅烷的量的比率在1×10-6至6×10-5的范围之内。优选的是，栅导体层形成行导体，源和漏导体层形成列导体，同时像素电极层形成像素电极，其中，每个像素电极均占用由行和列导体确定边界的一个像素空间，并且部分地与这些行和列导体重叠。下面将参照附图来详细说明本专利技术的一个实例，附图包括附图说明图1说明制作有源矩阵液晶显示器的有源板的一种已知方法；图2说明显示器的一个像素的等效电路；图3说明晶体管的简化剖面图，其中，晶体管的尺寸可以按照传统方式或者按照根据本专利技术的方式；图4示意说明作为掺杂级的函数的晶体管开关特性；以及图5说明一个完整的液晶显示器的结构。应当注意，这些附图是用于图解的，而不是按比例绘制的。为了附图的清晰与方便，图中所示部件的相对尺寸和比例经过了放大或缩小。图1说明采用场屏蔽像素设计来制作已知的有源板的主要工艺步骤。图1A说明一个被组成了图案的栅导体层10，它形成与相关行导体14相连的晶体管栅12。栅导体层10包括不透明材料，例如铬。实现如图1A所示布局的图案是采用湿蚀刻技术来实现的。在覆盖栅导体层10的整个衬底上提供栅绝缘子层。这个栅绝缘子层可以是例如氮化硅本文档来自技高网...

【技术保护点】
一种绝缘栅薄膜晶体管，它包括栅电极、源电极和漏电极，所述源电极和漏电极横向分隔，并且它们在垂直方向上通过栅绝缘子层和非晶硅层与所述栅电极分隔，所述非晶硅层的区域与定义所述晶体管沟道的所述源电极和漏电极之间的横向间隔垂直对齐，其中，所述非晶硅层的所述区域具有小于１００ｎｍ的厚度，并掺杂了掺杂密度在２．５×１０↑［１６］和１．５×１０↑［１８］原子／ｃｍ↑［３］之间的ｎ型掺杂剂原子。

【技术特征摘要】
【国外来华专利技术】GB 2000-12-21 0031220.7;GB 2001-2-22 0104338.91.一种绝缘栅薄膜晶体管，它包括栅电极、源电极和漏电极，所述源电极和漏电极横向分隔，并且它们在垂直方向上通过栅绝缘子层和非晶硅层与所述栅电极分隔，所述非晶硅层的区域与定义所述晶体管沟道的所述源电极和漏电极之间的横向间隔垂直对齐，其中，所述非晶硅层的所述区域具有小于100nm的厚度，并掺杂了掺杂密度在2.5×1016和1.5×1018原子/cm3之间的n型掺杂剂原子。2.如权利要求1所述的晶体管，其特征在于所述掺杂剂原子包括磷。3.如权利要求1或2所述的晶体管，其特征在于所述非晶硅层的所述区域的所述厚度在40nm和80nm之间。4.如权利要求3所述的晶体管，其特征在于所述非晶硅层的所述区域的所述厚度在40nm和60nm之间。5.如以上权利要求中的任何一项所述的晶体管，其特征在于所述掺杂密度在5×1016和1.5×1017原子/cm3之间。6.如以上权利要求中的任何一项所述的晶体管，其特征在于所述硅层至少包括下部本征层和上部n型层，并且其中，从垂直对齐所述源电极和漏电极之间的所述横向间隔的所述非晶硅层的所述区域去除所述n型层。7.一种用于液晶显示器的有源板，它包括绝缘衬底之上的栅导体层，定义像素晶体管的栅导体，并且还定义行导体；所述栅导体层之上的栅绝缘子层；所述栅绝缘子层之上的硅层，并定义覆盖所述栅导体的晶体管主体区域；所述硅层之上的源和漏导体层，定义所述像素晶体管的源和漏导体，并且还定义列导体，所述各个列导体与相关晶体管的所述源和漏中的一个相连接；以及像素电极层，定义与所述相关晶体管的所述源和漏中的另一个接触的像素电极，其中，所述晶体管主体区域的厚度小于100nm，并掺杂了掺杂密度在2.5×1016和1.5×1018原子/cm3之间的n型掺杂剂原子。8.如权利要求7所述的有源板，其特征在于所述掺杂剂原子包括磷。9.如权利要求7或8所述的有源板，其特征在于所述硅层至少包括下部本征层和上部n型层，其中，从定义所述晶体管主体区域的那部分所述硅层除去所述n型层。10.如权利要求7、8或9所述的有源板，其特征在于每个所述像素电极...

【专利技术属性】
技术研发人员：SC迪恩，ID弗伦奇，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]