半导体装置及其制造方法制造方法及图纸

半导体装置，它的特征是备有在半导体基片上形成的通过所要频率ｆ↓［０］的信号的信号线，和通过相位与上述信号相反的信号或与接地电源连接的差动信号线，上述信号线和上述差动信号线是大致平行那样地通过绝缘层层积的，令不存在上述差动信号线时的上述信号线的每单位长度的电阻成分，电感成分，电容成分分别为Ｒ，Ｌ，Ｃ时，上述信号线的实际布线长ｌ的特征是比从下列公式 ＊＊＊ 求得的布线长ｌ↓［０］长。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用多层布线构造的。
技术介绍
近年来，大规模集成电路(以下也称为LSI(Large Scale IntegratedCircuit))直接面对高速化的限制。在至今的LSI中，如果抑制栅极延迟使晶体管高速化，则能够使LSI全体高速化，但是工作频率在1GHz以上时布线延迟限制了LSI的高速化。又，由于LSI微细化，在引起布线间距离缩小同时也使信号线间的干涉显著化。因此，我们试图代替从前以来使用的Al合金布线和SiO绝缘膜，用电阻率低的Cu布线和介电常数低的层间绝缘膜那样的材料技术抑制布线延迟。但是，通过上述那样的材料的改善，能够削减与布线电阻R和布线电容C之积成正比的RC延迟，但是要排除布线电感L的影响是困难的。特别是对于连接电路块之间等的长距离布线，布线长度加长电感L的影响变大，与RC延迟比较LC的影响成为支配性的。为了排除这种影响，对于布线长的长布线开始对微带·线构造进行研讨。这种微带·线构造的具有多层布线的已有的半导体装置的构成如图33所示。这种已有的半导体装置是在形成图中未画出的单元(例如晶体管)的半导体基片900上，形成绝缘层901，在这个绝缘层901上形成绝缘层902。在这个绝缘层902上形成构成接地电极的金属层903，在这个金属层903上通过绝缘层904形成信号线905。这个信号线905被绝缘层906覆盖。而且，成为在这个绝缘层906上形成由图中未画出的接地电极或电源电极构成的金属层，绝缘层和信号线层等的多层布线构造。这样，微带·线构造是由平板状的接地电极903和电源电极夹着信号线905的布线构造，能够有效地降低LC的影响。但是，在用图33所示那样的平板状的接地电极903的微带·线构造的情形中，因为如图34所示，形成从信号线905到接地电极903那样的电力线和磁力线(电磁场)，所以能够抑制上下信号线之间的干涉。但是因为上述电力线和磁力线的宽度大，所以电力线和磁力线也达到邻接的信号线，不能够抑制邻接的信号线之间的干涉。因此，在微带·线构造的情形中，当通过微细化使布线间距变小时，受到来自邻接布线的大的影响。所以，存在着不能适应今后的微细化那样的问题。
技术实现思路
本专利技术的半导体装置的一个样态是备有在半导体基片上形成的通过所要频率f0的信号的信号线，和通过相位与上述信号相反的信号或与接地电源连接的差动信号线，上述信号线和上述差动信号线是大致平行那样地通过绝缘层层积的，令不存在上述差动信号线时的上述信号线的每单位长度的电阻成分，电感成分，电容成分分别为R，L，C时，上述信号线的实际布线长l的特征是比从下列公式l0=LC+R2+8π2f02L24π2f02C2R2+4π2f02L2]]>求得的布线长l0长。又，根据本专利技术的半导体装置制造方法的第1样态的特征是备有在半导体基片上形成第1导电层的工序，在上述第1导电层上形成绝缘层的工序，在上述绝缘层上形成第2导电层的工序，通过同时使上述第2导电层，上述绝缘层，和上述第1导电层形成图案，形成来自上述第1导电层的第1布线和来自上述第2导电层的第2布线的工序。又，根据本专利技术的半导体装置制造方法的第2样态的特征是备有通过在半导体基片上形成的第1绝缘层内形成沟，将布线材料埋入这个沟中形成第1布线的工序，形成覆盖上述第1布线的第2绝缘层的工序，在上述第2绝缘层上形成第3绝缘层的工序，和通过在与这个第3绝缘层的上述第1布线相对的位置上形成达到上述第2绝缘层的开口，将布线材料埋入这个开口中形成第2布线的工序。又，根据本专利技术的半导体装置制造方法的第3样态的特征是备有在半导体基片上形成的第1绝缘层内形成沟的工序，形成覆盖上述沟的侧面和底面的第1布线层的工序，和覆盖上述第1布线层那样地通过第2绝缘层在上述沟内形成第2布线层的工序。附图说明图1是表示根据本专利技术第1实施形态的半导体层构成的截面图。图2是信号布线路径的等效电路图。图3是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图4是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图5是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图6是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图7是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图8是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图9是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图10是根据本专利技术第2实施形态的半导体装置制造方法的制造工序截面图。图11是表示根据第2实施形态的变形例的半导体装置制造方法制造的半导体装置的构成的截面图。图12是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图13是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图14是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图15是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图16是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图17是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图18是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图19是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图20是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图21是根据本专利技术第3实施形态的半导体装置制造方法的制造工序截面图。图22是表示根据第3实施形态的第1变形例的制造方法制造的半导体装置的构成的截面图。图23是表示根据第3实施形态的第2变形例的制造方法制造的半导体装置的构成的截面图。图24是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图25是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图26是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图27是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图28是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图29是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图30是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图31是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图32是根据本专利技术第4实施形态的半导体装置制造方法的制造工序截面图。图33是表示微带·线构造的半导体装置的构成的截面图。图34是说明微带·线构造的半导体装置的问题的截面图。具体实施例方式下面，我们参照附图说明本专利技术的实施形态。(第1实施形态)图1表示根据本专利技术第1实施形态的半导体装置的构成。这个实施形态的半导体装置形成备有称为迭层·线对·线的构造的多层布线的构成。所谓迭层·线对·线构造指的是通过绝缘层15使信号线和差动信号线(在本说明书中，通过相位与通过上述信号线的信号相反的信号的信号线或接地线)上下重叠对置的布线构造。即，信号线17是在与差动信号线13相对的绝缘层15上的位置上形成的。图1所示的本实施形态的半导体装置，例如，在形成晶体管等的单元的半导体基片10上形成绝缘层11，在这个绝缘层11上形成绝缘层12。形成在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.半导体装置，它的特征是备有在半导体基片上形成的通过所要频率f0的信号的信号线，和通过相位与上述信号相反的信号或与接地电源连接的差动信号线，上述信号线和上述差动信号线是大致平行那样地通过绝缘层层积的，令不存在上述差动信号线时的上述信号线的每单位长度的电阻成分，电感成分，电容成分分别为R，L，C时，上述信号线的实际布线长l的特征是比从下列公式l0=LC+R2+8π2f02L24π2f02C2R2+4π2f02L2]]>求得的布线长l0长。2.权利要求1记载的半导体装置，它的特征是在上述半导体基片的主要部分上与上述差动信号线大致相同宽度并且通过上述绝缘层在与上述差动信号线相对的位置上形成上述信号线。3.权利要求1记载的半导体装置，它的特征是在与通过上述绝缘层形成上述差动信号线的上述信号线的面相反一侧的面上通过第2绝缘层形成第2差动信号线。4.权利要求1记载的半导体装置，它的特征是上述信号线至少有2条，这2条信号线形成在同一层上，在这2条信号线之间与上述差动信号线不同的第2差动信号线形成在与上述信号线相同的层上。5.权利要求1记载的半导体装置，它的特征是上述信号线，上述绝缘层和上述差动信号线形成在设置在上述半导体基片上的第2绝缘层中的沟内。6.权利要求1记载的半导体装置，它的特征是上述信号线和上述差动信号线在上述半导体基片的主要部分上大致平行。7.半导体装置的制造方法，它的特征是备有在半导体基片上形成第1导电层的工序，在上述第1导电层上形成绝缘层的工序...

【专利技术属性】
技术研发人员：下冈义明，松永范昭，柴田英毅，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：