使用双波纹技术制造半导体器件的方法技术

本发明专利技术涉及一种使用双波纹技术制造半导体器件的方法。在基片上顺序地形成无机层间膜、有机层间膜、由氧化硅构成的下掩模和由氮化硅构成的上掩模。在所述上掩模上形成开口。然后，在所述上掩模上形成由氮氧化硅构成的覆盖掩模，并使其具有２０纳米至１００纳米的膜厚度。此后，在其上形成防反射涂膜和抗蚀剂膜。随后，使用抗蚀剂膜作为掩模，对所述防反射涂膜、所述覆盖掩模和所述下掩模进行蚀刻。之后，使用覆盖掩模作为掩模，对有机层间膜和无机层间膜进行蚀刻以形成通路孔。同时，除去所述覆盖掩模，使所述上掩模暴露出来。此后，使用所述上掩模作为掩模，对所述无机层间膜进行蚀刻以形成互连沟道。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，其使用无机的和低介电常数的膜作为用于形成通路的层间膜，具体地涉及一种制造半导体器件的方法，其使用无机的/低介电常数的膜作为形成通路的层间膜，以及使用有机的/低介电常数的膜作为形成互连线的层间膜，这些不同的膜(即，无机和有机膜)在半导体器件中构成了绝缘膜的混合结构。近年来，已有要求半导体器件以更高速率和更低功率运行。由于这个原因，在很多情况下，将低介电常数膜(低K膜)作为层间绝缘膜。所述低介电常数膜广义上分为两种膜，即，由有机材料形成的有机低介电常数膜和由无机材料形成的无机低介电常数膜。当有机低介电常数膜与由无机材料形成的硬掩模结合在一起时，在所述膜与硬掩模之间可实现高的蚀刻选择性。因此，使用有机低介电常数膜使硬掩模和抗蚀剂膜制成的厚度更薄，在处理性能上产生了有益的效果。优选地，使用在导电性和稳定性方面具有优势、且显示了良好的电迁移电阻和应力迁移电阻的铜或铜的合金(以下统称为铜)，作为用于构成互连线和通路的材料。但是，互连线和通路(都由铜制成)在化学上是稳定的，因此难以处理。这就是为什么使用波纹处理形成互连线和通路的原因。也就是说，在层间绝缘膜上形成互连沟道和通路孔，并在包括了互连沟道和通路孔的层间绝缘膜上淀积铜制的膜，然后，除去层间绝缘膜上不必要的铜膜，仅在互连沟道和通路孔的内部留下所述铜膜，从而形成了互连线和通路。为了形成极其精细的和多层互连的结构，优选地使用同时形成互连线和通路的双波纹处理。日本专利申请2001-156170公开了一种通过使用双硬掩模(DHM)(Dual Hard Mask)的双波纹处理形成包含了两个层间绝缘膜的多层互连的技术。附图说明图1A-1E和图2A-2E的横截面图示例了日本专利申请2001-156170公开的传统方法，用于按照处理步骤的顺序制造多层互连。如图1A所示，根据传统技术的方法包括在基片110上形成钝化膜111；和形成第一个有机层间膜112。第一个有机层间膜112由聚芳醚构成。在第一个有机层间膜112上形成蚀刻停止层113，在蚀刻停止层113上形成第二个有机层间膜114。第二个有机层间膜114也由聚芳醚构成。之后，在膜114上形成由氧化硅构成的下掩模115，在掩模115上形成由氮化硅构成的上层的掩模116。这样，下掩模115和上掩模116构成了双层掩模(DHM)。此后，在上掩模116上形成具有用于形成互连沟道的开口132的抗蚀剂掩模131 。如图1B所示，使用抗蚀剂掩模131作为掩模对上掩模116进行蚀刻以形成沟道构图型117。之后，如图1C所示，在上掩模116上形成由TaN构成的绝缘膜118，经上掩模116将下掩模115的一部分暴露出来。此后，如图1D所示，对绝缘膜118进行蚀刻，以在上掩模116的沟道构图型117的侧表面形成由TaN构成的侧壁119。然后，如图1E所示，形成具有用于形成通路孔的开口134的抗蚀剂掩模133。在这种情况下，当从垂直于基片的方向观察所述基片时，抗蚀剂掩模133的开口134位于沟道构图型117的开口内。如图2A所示，使用抗蚀剂掩模133作为掩模对下掩模115蚀刻，以形成通路孔图型120。之后，如图2B所示，进一步完成蚀刻操作，以在第二个有机层间膜114上形成通路孔图型120。在这种情况下，同时除去所述抗蚀剂掩模133。除去抗蚀剂掩模133后，下掩模115作为掩模。此后，如图2C所示，使用上掩模116和侧壁119作为掩模对下掩模115进行蚀刻。在这种情况下，同样对停止层113进行蚀刻，并将其除去，这样层113的被除去的部分形成了通路孔121的上层部分。之后，如图2D所示，使用上掩模116和侧壁119作为掩模，对第二个有机层间膜114进行蚀刻，以形成互连沟道122。通过上述蚀刻的步骤，同样地对第一个有机层间膜进行蚀刻，以形成通路孔121的主要部分。随后，如图2E所示，使用下掩模115和蚀刻停止层113作为掩模，对经通路孔121的底部暴露出来的钝化膜111一部分的进行蚀刻，并将其除去。在这种情况下，同样对上掩模116和侧壁119进行蚀刻，并将其除去。之后，除去下掩模115。此后，在通路孔121和互连沟道122内形成金属材料。之后，除去第二个层间膜114上的过量的金属材料。上述方法允许形成包括两个有机层间绝缘膜的多层互连。但是，上述传统技术有以下缺陷。即，当有第一个和第二个层间膜时，通过使用有机层间绝缘膜，实现第一个层间膜低于第二个层间膜，从具有第一个和第二个跨层绝缘膜的器件中除去的热量是不充分的，使器件的特征下降。而且，因为有机层间绝缘膜的价格非常昂贵，所以使用有机层间绝缘膜形成两个层间绝缘膜不幸地增加了整个半导体器件的成本。本专利技术的一个目的在于提供一种，以使半导体器件具有高的散热能力，能够以低成本生产，而且，适合于微型制造。根据本专利技术的第一方面，一种，其包括步骤顺序地形成由第一无机低介电常数膜构成的第一个层间膜、及由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜，第二个无机低介电常数膜的特征在于，第二个无机低介电常数膜的蚀刻速率与第一个无机低介电常数膜的不同；在第二个层间膜上形成下掩模；在下掩模上形成具有互连沟道的上掩模；在下掩模和上掩模的表面形成覆盖掩模；对覆盖掩模、下掩模和作为掩模的第二个层间膜进行蚀刻，在其上形成具有开口形状的抗蚀剂膜用于形成通路孔；使用覆盖掩模作为掩模，对第一个层间膜进行蚀刻，以形成通路孔，同时除去所述覆盖掩模使上掩模暴露出来；以及使用上掩模作为掩模，对第二个层间膜进行蚀刻，以形成互连沟道。根据本专利技术的第一方面，因为第一个层间膜由低介电常数膜构成，所以与第一个和第二个层间膜都是由有机低介电常数膜构成的情况比较，所述器件能够进一步提高其除热能力，并进一步降低成本。而且，由于所述覆盖掩模是在上掩模上形成的，而且使用该覆盖掩模作为掩模对第一个层间膜进行蚀刻，以形成通路孔，同时将该覆盖掩模除去，使上掩模暴露出来。在对第一个层间膜进行蚀刻的过程中，该覆盖掩模能够保护上掩模，使其不被蚀刻，同时，在蚀刻的步骤完成后，使上掩模暴露出来。这样就允许上掩模用作掩模，并在对第二个层间膜进行蚀刻以形成互连沟道的步骤中，防止其消失。这样也同样能够高精确地形成互连沟道。结果，有可能形成具有更窄宽度的互连线，使半导体器件实现高的集成度。注意覆盖掩模不是一般的掩模，而是在蚀刻步骤中逐步地进行蚀刻的掩模。根据本专利技术的第二方面，一种，其包括步骤顺序地形成由第一个无机低介电常数膜构成的第一个层间膜、以及由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜，第二种无机低介电常数膜的特征在于第二种无机低介电常数膜的蚀刻速率与第一个无机低介电常数膜的蚀刻速率不同；在第二个层间膜上形成下掩模；在下掩模上形成具有互连沟道的上掩模；在下掩模和上掩模的表面形成由材料构成的覆盖掩模，该材料的特征在于该材料的蚀刻速率介于下掩模的蚀刻速率和上掩模的蚀刻速率之间；对覆盖掩模、底层的掩模和作为掩模的第二个层间膜进行蚀刻，在其上形成具有开口的抗蚀剂膜用于形成通路孔；使用所述覆盖掩模作为掩模，对第一个层间膜进行蚀刻，以形成通路孔；以及使用上掩模作为掩模，对第二个层间膜进行蚀刻，以形成互连沟道。根据本专利技术本文档来自技高网...

【技术保护点】
一种使用双波纹技术制造半导体器件的方法，其包括下列步骤：顺序地形成由第一个无机低介电常数膜构成的第一个层间膜、由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜，所述第二个无机低介电常数膜的特征在于第二个无机低介电常 数膜的蚀刻速率与第一个无机低介电常数膜的不同；在所述第二个层间膜上形成下掩模；在所述下掩模上形成具有互连沟道的上掩模；在所述下掩模和所述上掩模的表面形成覆盖掩模；对所述覆盖掩模、所述下掩模和作为掩模的所述第二个层间膜进行蚀刻 ，在其上形成具有开口的抗蚀剂膜用于形成通路孔；使用所述覆盖掩模作为掩模，对所述第一个层间膜进行蚀刻以形成通路孔，同时除去所述覆盖掩模使所述上掩模暴露出来；以及使用所述上掩模作为掩模，对所述第二个层间膜进行蚀刻以形成互连沟道。

【技术特征摘要】
JP 2002-3-26 086954/20021.一种使用双波纹技术制造半导体器件的方法，其包括下列步骤顺序地形成由第一个无机低介电常数膜构成的第一个层间膜、由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜，所述第二个无机低介电常数膜的特征在于第二个无机低介电常数膜的蚀刻速率与第一个无机低介电常数膜的不同；在所述第二个层间膜上形成下掩模；在所述下掩模上形成具有互连沟道的上掩模；在所述下掩模和所述上掩模的表面形成覆盖掩模；对所述覆盖掩模、所述下掩模和作为掩模的所述第二个层间膜进行蚀刻，在其上形成具有开口的抗蚀剂膜用于形成通路孔；使用所述覆盖掩模作为掩模，对所述第一个层间膜进行蚀刻以形成通路孔，同时除去所述覆盖掩模使所述上掩模暴露出来；以及使用所述上掩模作为掩模，对所述第二个层间膜进行蚀刻以形成互连沟道。2.一种使用双波纹技术制造半导体器件的方法，其包括下列步骤顺序地形成由第一个无机低介电常数膜构成的第一个层间膜、由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜，所述第二种无机低介电常数膜的特征在于所述第二种无机低介电常数膜的蚀刻速率与第一个无机低介电常数膜的蚀刻速率不同；在所述第二个层间膜上形成下掩模；在所述下掩模上形成具有互连沟道的上掩模；在所述下掩模和所述上掩模的表面形成由材料构成的覆盖掩模，所述材料的特征在于所述材料的蚀刻速率介于所述下掩模的蚀刻速率和所述上掩模的蚀刻速率之间；对所述覆盖掩模、所述下掩模和作为掩模的所述第二个层间膜进行蚀刻，在其上形成具有开口的抗蚀剂膜用于形成通路孔；使用所述覆盖掩模作为掩模，对所述第一个层间膜进行蚀刻以形成通路孔；和使用所述上掩模作为掩模，对所述第二个层间膜进行蚀刻以形成互连沟道。3.一种使用双波纹技术制造半导体器件的方法，其包括下列步骤顺序地形成由第一个由无机低介电常数膜构成的第一个层间膜、蚀刻停止膜、及由有机低介电常数膜和第二个无机低介电常数膜的其中之一构成的第二个层间膜；在所述第二个层间膜上形成下掩模；在所述下掩模上形成具有互连沟道的上掩模；在所述下掩模和所述上掩模的表面形成覆盖掩模；对所述覆盖掩模、所述下掩模和作为掩模的所述第二个层间膜进行蚀刻，在其上形成具有开口的抗蚀剂膜用于形成通路孔；使用所述覆盖掩模作为掩模，对所述第一个层间膜进行蚀刻以形成通路孔，同时除去所述覆盖掩模使所述上掩模暴露出来；和使用所述上掩模作为掩模，对所述第二个层间膜进行蚀刻以形成互连沟道。4.一种使用双波纹技术制造半导体器件的方法，其包括下列步骤顺序地形成由第一个无机低介电常数膜构成的第一个层间膜、蚀刻停止膜、由有机低介电常数膜和第二个无机低介...

【专利技术属性】
技术研发人员：南部英高，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]