半导体芯片承载件,半导体封装件及半导体封装方法技术

一种半导体芯片承载件、半导体封装件及半导体封装方法，主要是于该半导体芯片承载件在脱模作业中最后离开封装模具的合模面的表面上对应于封装模具的顶针的顶出位置处形成至少一接地件，将模压作业及脱模作业中于半导体封装在制件的表面上所产生的大量静电借由该接地件向外界释放，而不会将静电残留于该半导体封装在制件的芯片、电性连接件或导电迹线上，使封装件成品无漏电或芯片受损之虞，可有效提升产品的优良率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体芯片承载件，半导体封装件及半导体封装方法，特别是关于一种将模压作业及脱模作业中，在半导体封装在制件的表面上所产生的大量静电向外界释放，而不会残留于该半导体封装零件内部的半导体芯片承载件，半导体封装件及半导体封装方法。
技术介绍
为适应电子产品对导电性与处理速度的要求，半导体封装件(Semiconductor Packages)应具有较高的输入/出端口(I/O Connections)，因而，利用成数组方式布设的焊球(Solder Balls)作为半导体芯片与外界装置(External Devices)电性藕接的介质，以提供高输入/出端口的球栅阵列(Ball Grid Array，BGA)半导体封装件乃成主流产品之一。一般而言，如附图8所示，此种球栅阵列半导体封装件1基本上是包括具有第一表面与对应该第一表面的第二表面的芯片承载件(ChipCarrier)10，接设于该芯片承载件10的第一表面上的半导体芯片40，使该半导体芯片40与该芯片承载件10电性连接的如金属导线(MetallicBonding Wires)的电性连接件50，以及如环氧树脂等封装化合物(Molding Compound)所形成的包覆该半导体芯片40与该电性连接件50于该芯片承载件10的第一表面上的封装胶体(Encapsulant or PackageBody)70，以及接设于该芯片承载件10未包覆有封装胶体的第二表面上，作为该半导体芯片40与外界装置电性藕接的介质的焊球80。其中，该芯片承载件10通常是包括由例如聚二丁烯(Bismaleimide TriazineBT)树脂等材质构成且具有第一表面与对应该第一表面的第二表面的基材11，布设于该基材11的第一表面上用以与该半导体芯片40电性连接的导电迹线(Conductive Traces)12，布设于该基材11的第二表面上，用以接设该焊球80的焊球垫(Ban Pads)14，分别使该导电迹线12与该焊球垫14电性连接的通孔(Via)13，设于该基材11的第一表面上，用以接设该半导体芯片40的置晶垫(DiePads)16，以及以使该导电迹线12与该半导体芯片40电性连接的部份与该焊球垫14向外露出的方式敷设于该基材11的第一表面与第二表面上，用以确保该导电迹线12间不会因互相接触而产生电性短路，同时保护该导电迹线12免受外界有害因素影响的拒焊剂层(SolderMask)15。上述球栅阵列半导体封装件1的封装方法一般是包括下列步骤准备一如上述构成的芯片承载件；进行置晶作业(Die Bonding)，于该芯片承载件的第一表面上的置晶垫接设至少一半导体芯片；以电性连接件使该半导体芯片与该芯片承载件电性连接；进行模压作业(Molding Process)，以形成包覆该半导体芯片与该电性连接件于该芯片承载件的第一表面上的封装胶体；进行脱模作业，借由设于封装模具上的顶针(Eject Pin)顶出已完成模压的半导体封装在制件；进行植球(Ball Planting)作业，以将焊球分别植接至该芯片承载件的第二表面上相对应的焊球垫上；以及进行切单作业(Singulation)，以形成单个的半导体封装件制成品。上述模压作业及脱模作业通常得选用于第5,450,283号美国专利中所专利技术的如附图4A所示的封装模具100。这种现有的封装模具100是由可上下合模的上模(Top Mold)110与下模(Bottom Mold)120所构成。其中，该上模110上滑设有多条具有如螺旋弹簧等弹性偏压件(BiasMeans)112的顶针111，该下模120上亦同样滑设有多条具有如螺旋弹簧等弹性偏压件122的顶针121。同时，该上模110的合模面上形成有模穴(Cavity)113，该下模120的合模面上则形成有用以定位芯片承载件的定位件(Pilot Pin)123。附图4A至附图4D是表示当使用该现有的封装模具100进行上述模压作业及脱模作业时的流程示意图。其中，已完成置晶与电性连接的半导体封装在制件1A是被平置于该下模120的合模面上，并是以事先形成在芯片承载件10上的定位孔(Pilot Hole)18套接于该下模120的合模面上的定位件123上的方式定位在该下模120的合模面上后，即合模进行模压作业，以形成包覆半导体芯片与电性连接件于该芯片承载件10的第一表面上的封装胶体70，如附图4B所示。接着进行脱模作业，使已完成模压的半导体封装在制件1A由该封装模具100脱出。该脱模作业如附图4C所示，先令该上模110上移，使该上模110的弹性偏压件112借弹性回复作用将该上模110的顶针111留在原位的同时，即可将该已完成模压的半导体封装在制件1A顶出该上模110上的模穴113，并使该半导体封装在制件1A滞留于该下模120的合模面上。此时，再令该下模120持续下移至终点，如附图4D所示，使该下模120上的顶针121抵抗该下模120上的弹性偏压件122的偏压作用而自该下模120的合模面上突起，并同时将该已完成模压的半导体封装在制件1A顶出该下模120的合模面，使该已完成模压的半导体封装在制件1A得顺利移出该封装模具100。然而，在上述模压作业中，注入该封装模具100的模穴113的封装胶体模流会因与置于该下模120的合模面上的芯片承载件10表面上的拒焊剂层15摩擦而产生大量静电(Electrical Static Discharge)。同样地在上述脱模作业中，亦会在将已完成模压的半导体封装在制件1A顶出该封装模具100的瞬间，于该半导体封装在制件1A的表面上产生极大量的静电。由于该已完成模压的半导体封装在制件1A与该封装模具100的上模110、下模120间互相接触的该芯片承载件10表面上的拒焊剂层15以及封装胶体70皆属不导电的绝缘物质，故无法将上述的大量静电传导至该封装模具100上，再经由该封装模具100向外界释放。因而，该静电遂残留于半导体封装在制件1A的芯片、电性连接件或导电迹线上，使封装件成品遭受严重破坏，并造成极高的漏电比率，导致产品不良率高居不下。有鉴于此，美国专利第6,214,645号专利技术了有如附图5至附图7所示的防静电残留的封装模具及芯片承载件。其中，该防静电残留芯片承载件的第一实施例是在于芯片承载件10与该下模120的合模面接置的第二表面上形成一外露于拒焊剂层15外，用以作为接地件(Grounding Means)的金属凸块20，如附图5所示，在进行模压作业时，该金属凸块20得与该下模120的合模面电性连接，以将静电经由该金属凸块20通过该下模120向外界释放。上述防静电残留芯片承载件的第二实施例是于该芯片承载件10上的定位孔18的内壁表面上形成一作为接地件的金属层23，如以电镀等现有方式形成此金属层23，如附图6所示，在进行模压作业时，该定位孔18的内壁表面上的金属层23得与该下模120的合模面上的定位件123电性连接，以将静电经由该金属层23通过该下模120向外界释放。上述防静电残留封装模具的第三实施例则是于形成在该上模110上的胶道(Runner)32上凸设一用以作为接地件的凸起物35，如附图7所示，在进行模压作业时，该凸起物35得与形成在该芯片承载件10上的金属胶道17本文档来自技高网...

【技术保护点】
一种半导体芯片承载件，其特征在于，该半导体芯片承载件具有：第一表面；对应于该第一表面且是在脱模作业中最后离开封装模具的合模面的第二表面；以及至少一形成在该第二表面上对应于封装模具的顶针的顶出位置处的接地件。

【技术特征摘要】
1.一种半导体芯片承载件，其特征在于，该半导体芯片承载件具有第一表面；对应于该第一表面且是在脱模作业中最后离开封装模具的合模面的第二表面；以及至少一形成在该第二表面上对应于封装模具的顶针的顶出位置处的接地件。2.如权利要求1所述的半导体芯片承载件，其特征在于，它还包括具有第一表面与对应该第一表面的第二表面的基材；布设于该基材的第一表面上用以与半导体芯片电性连接的导电迹线；布设于该基材的第二表面上用以接设焊球的焊球垫；分别使该导电迹线与该焊球垫电性连接的通孔；设于该基材的第一表面上用以接设半导体芯片的置晶垫；以及以使该导电迹线与半导体芯片电性连接的部份与该焊球垫向外露出的方式敷设于该基材的第一表面与第二表面上的拒焊剂层。3.如权利要求1所述的半导体芯片承载件，其特征在于，该接地件是由导电材料的镀层所形成。4.如权利要求3所述的半导体芯片承载件，其特征在于，该接地件是由金的镀层所形成。5.如权利要求2所述的半导体芯片承载件，其特征在于，该接地件是外露于该拒焊剂层。6.如权利要求2所述的半导体芯片承载件，其特征在于，该接地件是由形成在该基材中的接地通孔电性连接至形成在该半导体芯片承载件的第一表面上的接地迹线。7.一种半导体封装件，其特征在于，它包括具有第一表面与对应于该第一表面的第二表面的半导体芯片承载件；接设于该半导体芯片承载件的第一表面上的半导体芯片；使该半导体芯片与该半导体芯片承载件电性连接的电性连接件；以封装化合物所形成的包覆该半导体芯片与该电性连接件于该半导体芯片承载件的第一表面上的封装胶体；以及接设于该半导体芯片承载件未包覆有封装胶体的第二表面上的焊球；其中，该半导体芯片承载件在脱模作业中最后离开封装模具的合模面的表面上、对应于封装模具的顶针的顶出位置处是形成有至少一接地件。8.如权利要求7所述的半导体封装件，其特征在于，该半导体芯片承载件还包括具有第一表面与对应该第一表面的第二表面的基材；布设于该基材的第一表面上用以与半导体芯片电性连接的导电迹线；布设于该基材的第二表面上用以接设焊球的焊球垫；分别使该导电迹线与该焊球垫电性连接的通孔；设于该基材的第一表面上用以接设半导体芯片的置晶垫；以及以使该导电迹线与半导体芯片电性连接的部份与该焊球垫向外露出的方式敷设于该基材的第一表面与第二表面上的拒焊剂层。9.如权利要求7所述的半导体封装件，其特征在于，该接地件是由导电材料的镀层所形成。10.如权利要求9所述的半导体封装件，其特征在于，该接地件是由金的镀层所形成。11.如权利要求8所述的半导...

【专利技术属性】
技术研发人员：陈建志，赖裕庭，赖清文，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]