开窗型多芯片半导体封装件制造技术

一种开窗型多芯片半导体封装件，接置至少一第一芯片及第二芯片在开设有开孔的基板的一表面上，并堆栈至少一第三芯片在第一芯片与第二芯片上，形成在该开孔中的焊线使各该芯片彼此形成电性连接关系且电性连接至基板，且该芯片是以一第一封装胶体包覆，并令一第二封装胶体填充至该开孔中以包覆该焊线。由于该芯片设置在基板的同一表面上，且其上布设的导电结构（如焊垫）朝同一方向列置，故可缩短焊线长度、增进芯片电性传递速度，能改善整个封装件的电性及运行功效。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体封装件，特别是关于一种开窗型(Window-Type)多芯片半导体封装件，它是利用一开设有开孔的基板作为芯片承载件(Chip Carrier)，令多个芯片堆栈在该基板上。
技术介绍
开窗型半导体封装件是采用先进的封装技术，其特点是，在基板开设有至少一贯穿基板的开孔，使芯片以覆盖该开孔的方式接置在基板上，并通过形成在该开孔中的焊线，电性连接至该基板。这种封装结构的优点是可缩短焊线长度，有效增进芯片与基板间的电性传递及性能。美国专利第6,218,731号案专利技术的开窗型半导体封装件1，如图4所示，包括一基板10，开设有一贯穿基板10的开孔100；一芯片11，接置在基板10的上表面101上，使布设在芯片11的作用表面110的焊垫111外露在开孔100中；多条形成在开孔100中的焊线12，焊接至芯片11的焊垫111，用以电性连接芯片11的作用表面110至基板10的下表面102；一形成在基板10的上表面101上的第一封装胶体13，用来包覆芯片11；一形成在基板10的下表面102上的第二封装胶体14，用来填充开孔100并包覆焊线12；以及多个焊球15，植接在基板10的下表面102上、不影响第二封装胶体14的区域，焊球15是作为半导体封装件1与外界电性连接的媒介。为增加运行速度及电性功能，台湾专利公告第407354号案专利技术的开窗型双芯片半导体封装件1＇，如图5所示，是在上述半导体封装件1的芯片11(下称＂第一芯片＂)上，以背对背方式堆栈一第二芯片16，使第二芯片16的非作用表面160与第一芯片11的非作用表面112粘接。第二芯片16的作用表面161是相对于第一芯片11的作用表面110，使布设在第二芯片16的作用表面161上的焊垫162也与第一芯片11的焊垫111相对地列置，使得电性连接第二芯片16的焊垫162至基板10的上表面101的焊线12＇，比电性连接第一芯片11的焊垫111至基板10的下表面102的焊线12长度增长许多。这种结构有诸多缺点，过长的焊线12＇会延迟第二芯片16的电性传递速度，使第二芯片16的运作速度无法与第一芯片11匹配；再者，以背对背方式堆栈的第一芯片11与第二芯片16使其作用表面110、161上的电子器件与电路(未图标)成相对布设关系(焊垫位置不兼容“Pin to Pin Incompatible”)，故无法堆栈相同的芯片。美国专利第6,281,578号案专利技术的开窗型多芯片(三芯片)半导体封装件1″，如图6所示，是在基板10的上表面101上接置有第一芯片11及第二芯片16，其中第一芯片11与第二芯片16间以开孔100间隔而分置在开孔100相对的两侧；基板10的下表面102上接置有第三芯片17，使布设在第三芯片17的作用表面170上的焊垫171外露在开孔100中，使得该焊垫171可与焊线12″焊接，令第三芯片17可通过焊线12″电性连接至基板10及第二芯片16，同时，第一芯片11也可通过焊线12″电性连接至第二芯片16、基板10；再者，基板10结合有多条导脚18，以使该芯片11、16、17能够与外界装置(如印刷电路板，未图标)电性连接。此半导体封装件1″的三个芯片11、16、17都以其作用表面110、160、170朝上(Face-Up)的方式与基板10接合，因此能够摒弃上述以背对背方式堆栈芯片造成的缺点。然而，由于该芯片11、16、17分置在基板10的上、下表面101、102上，使焊线长度无法有效缩短，例如连接第二芯片16、第三芯片17间的焊线12″长度较一般焊线长度要长，故难以大幅提升电性传递功效。其它相关现有技术，如美国专利第6,265,763及6,414,396号案等，也提供了开窗型多芯片半导体封装结构；然上述诸多封装结构都不能在基板的同一表面上堆栈多个芯片，因此达不到缩短焊线长度、改善整体封装结构的效能。
技术实现思路
本专利技术的目的在于提供一种开窗型多芯片半导体封装件，使多个芯片堆栈在开设有开孔的基板的同一表面上，使芯片上所布设的导电结构(如焊垫)朝同一方向排列，以缩短焊线长度、增进芯片电性传递速度，从而能有效改善整体封装件的电性及运行效率。本专利技术的另一目的在于提供一种开窗型多芯片半导体封装件，可堆栈多个具有中心焊垫的芯片在开设有开孔的基板的同一表面上。为达成上述目的，本专利技术一种开窗型多芯片半导体封装件，包括一基板，具有一上表面及一相对的下表面，该基板开设有至少一贯穿该上、下表面的开孔；至少一第一芯片及一第二芯片，各该芯片具有一作用表面及一相对的非作用表面，使该第一芯片与第二芯片的作用表面分别接置在该基板的上表面上，并使该第一芯片与第二芯片分别部分地自该开孔相对的两侧突伸在该开孔中，且该第一芯片与第二芯片间形成有一间隙，令布设在该第一芯片与第二芯片的作用表面上的焊垫借该基板的开孔外露；至少一第三芯片，具有一作用表面及一相对的非作用表面，使该第三芯片的作用表面接置在该第一芯片与第二芯片的非作用表面上，并遮盖该间隙，令布设在该第三芯片的作用表面上的焊垫借助该间隙外露；多条第一焊线，用以电性连接该第三芯片至该第一芯片与第二芯片；多条第二焊线，用以分别电性连接该第一芯片与第二芯片至该基板的下表面；多条第三焊线，用以电性连接该第三芯片至该基板的下表面；一第一封装胶体，形成在该基板的上表面上，用以包覆该第一芯片、第二芯片与第三芯片；一第二封装胶体，形成在该基板的下表面上并填充至该开孔及间隙中，用以包覆该第一焊线、第二焊线与第三焊线；以及多个焊球，植接在该基板的下表面上、不影响该第二封装胶体的区域。上述封装结构，由于第一芯片、第二芯片与第三芯片均设置在基板的上表面上，且各芯片的作用表面上所布设的焊垫等供电性连接用的导电结构也都朝同一方向(即朝向基板的方向)列置，因此能缩短作为电性连接媒介的焊线的长度、增进芯片的电性传递速度，改善整个半导体封装件的电性及运行效率。再有，第一芯片、第二芯片与第三芯片的焊垫能够分别设置在各芯片的中心部位，该具有中心焊垫的芯片可以是动态随机存取内存(Dynamic Random Access Memory，DRAM)芯片，故上述封装结构能够达到同时堆栈三个具有中心焊垫的芯片在基板的同一表面(上表面)上的功能。附图说明为让本专利技术的上述及其它目的、特征以及优点能更明显易懂，将与较佳实施例，并配合附图，详细说明本专利技术的实施例，附图的内容简述如下图1是本专利技术的实施例1的半导体封装件的剖视图；图2是本专利技术的实施例2的半导体封装件的剖视图；图3是本专利技术的实施例3的半导体封装件的剖视图；图4是美国专利第6,218,731号案的半导体封装件的剖视图；图5是台湾专利公告第407354号案的半导体封装件的剖视图；以及图6是美国专利第6,281,578号案的半导体封装件的剖视图。具体实施例方式以下配合图1至图3详细说明本专利技术的开窗型多芯片半导体封装件的实施例。实施例1图1显示本专利技术的实施例1的半导体封装件2。如图所示，该半导体封装件2是一以基板20作为芯片承载件的封装结构，该基板20具有一上表面200及一相对的下表面201，并开设有至少一贯穿上、下表面200、201的开孔202。基板20主要由现有树脂材料如环氧树脂(EpoxyResin)、聚酰亚胺(Polyim本文档来自技高网...

【技术保护点】
一种开窗型多芯片半导体封装件，其特征在于，该封装件包括：一基板，具有一上表面及一相对的下表面，该基板开设有至少一贯穿该上、下表面的开孔；至少一第一芯片及一第二芯片，各该芯片具有一作用表面及一相对的非作用表面，使该第一芯片与第二芯片的 作用表面分别接置在该基板的上表面上，并使该第一芯片与第二芯片分别部分地自该开孔相对的两侧突伸在该开孔中，且该第一芯片与第二芯片间形成有一间隙，令布设在该第一芯片与第二芯片的作用表面上的焊垫借助基板的开孔外露；至少一第三芯片，具有一作用表 面及一相对的非作用表面，使该第三芯片的作用表面接置在该第一芯片与第二芯片的非作用表面上，并遮盖该间隙，令布设在该第三芯片的作用表面上的焊垫借助该间隙外露；多条第一焊线，用以电性连接该第三芯片至该第一芯片与第二芯片；多条第二焊线，用以 分别电性连接该第一芯片与第二芯片至该基板的下表面；多条第三焊线，用以电性连接该第三芯片至该基板的下表面；一第一封装胶体，形成在该基板的上表面上，用以包覆该第一芯片、第二芯片与第三芯片；一第二封装胶体，形成在该基板的下表面上并填充 至该开孔及间隙中，用以包覆该第一焊线、第二焊线与第三焊线；以及多个焊球，植接在该基板的下表面上、不影响该第二封装胶体的区域。...

【技术特征摘要】
1.一种开窗型多芯片半导体封装件，其特征在于，该封装件包括一基板，具有一上表面及一相对的下表面，该基板开设有至少一贯穿该上、下表面的开孔；至少一第一芯片及一第二芯片，各该芯片具有一作用表面及一相对的非作用表面，使该第一芯片与第二芯片的作用表面分别接置在该基板的上表面上，并使该第一芯片与第二芯片分别部分地自该开孔相对的两侧突伸在该开孔中，且该第一芯片与第二芯片间形成有一间隙，令布设在该第一芯片与第二芯片的作用表面上的焊垫借助基板的开孔外露；至少一第三芯片，具有一作用表面及一相对的非作用表面，使该第三芯片的作用表面接置在该第一芯片与第二芯片的非作用表面上，并遮盖该间隙，令布设在该第三芯片的作用表面上的焊垫借助该间隙外露；多条第一焊线，用以电性连接该第三芯片至该第一芯片与第二芯片；多条第二焊线，用以分别电性连接该第一芯片与第二芯片至该基板的下表面；多条第三焊线，用以电性连接该第三芯片至该基板的下表面；一第一封装胶体，形成在该基板的上表面上，用以包覆该第一芯片、第二芯片与第三芯片；一第二封装胶体，形成在该基板的下表面上并填充至该开孔及间隙中，用以包覆该第一焊线、第二焊线与第三焊线；以及多个焊球，植接在该基板的下表面上、不影响该第二封装胶体的区域。2.如权利要求1所述的半导体封装件，其特征在于，该第一芯片的焊垫是设置在芯片中心部位。3.如权利要求1所述的半导体封装件，其特征在于，该第一芯片的焊垫是设置在芯片周边部位。4.如权利要求1所述...

【专利技术属性】
技术研发人员：曾维桢，陈锦德，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]