【技术实现步骤摘要】
本专利技术总的来说涉及，特别涉及无抗蚀剂(resistless)的干光刻法和在不需要湿法工艺的情况下用该法形成栅图案的方法。
技术介绍
半导体工业已使集成电路小型化技术获得显著进步。集成电路一般集成数千万晶体管，并在一块半导体晶片中采用多级器件互连的构造。通过包括产生集成图案的光刻加工的多重工艺，在一块半导体晶片上依次形成不同的器件层。本领域技术人员已知，目前的光刻技术可以制造约0.1微米(100nm)大小的器件，但是不足以制造小于50nm的器件。首先，制造超小规模的电子器件要求更有效的高分辨率光刻工具，而且为了把污染源减到最小，随后的集成图案工艺不能用湿法工艺。“光刻”工艺是指在底层区域例如半导体晶片的表面上生成图案化掩膜的一种工艺，使得可以在随后实施图案成形工艺。随后的图案成形工艺包括沉积工艺(deposition process)、注入掺杂工艺(implant doping)，等离子体蚀刻工艺(plasma etching process)等。通常，使用光刻胶和光学光刻曝光工具(例如步进投影曝光机(stepper))将图案由掩膜转移到底层区域(即，图案转...
【技术保护点】
【技术特征摘要】
1.一种干光刻法，包括如下步骤制备硅图案转移目的物；将该图案转移目的物的需要部分在电子束下曝光；并且实施活性离子蚀刻工艺，以便选择性蚀刻未曝光部分，从而留下图案转移目的物上的曝光部分。2.如权利要求1所述的干光刻法，其中该活性离子蚀刻工艺采用在3-300mTorr的压力下由Cl2反应气所生成的等离子体。3.如权利要求2所述的干光刻法，其中当该图案转移目的物在0-1000℃下加热时实施该活性离子蚀刻工艺。4.如权利要求1所述的干光刻法，其中电子束的剂量范围是0.01-10库仑/cm2，且电子束的能量范围为2-200keV。5.如权利要求1所述的干光刻法，其中当该图案转移目的物在70-600℃加热时，将该图案转移目的物在电子束下曝光。6.如权利要求1所述的干光刻法，其中用e-束直接蚀刻工具或用e-束投影蚀刻工具进行该电子束曝光。7.如权利要求1所述的干光刻法，其中该图案转移目的物是硅晶片。8.如权利要求1所述的干光刻法，其中该图案转移目的物是沉积在半导体基材上的硅层。9.如权利要求8所述的干光刻法，其中该硅层是通过化学气相沉积法沉积的，而且沉积厚度为1-500nm。10.如权利要求1所述的干光刻法，其中该图案转移目的物是沉积在绝缘层上的硅层。11.如权利要求10所述的干光刻法，其中该硅层是通过CVD法沉积的，而且沉积厚度为10-500nm。12.形成栅电极的方法，...
【专利技术属性】
技术研发人员：李诚宰，朴京完，赵元珠，张汶圭，郑又硕，
申请(专利权)人：韩国电子通信研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。