降低衬底缺陷的源极/漏极离子注入方法技术

本发明专利技术涉及一种降低基底缺陷的高掺杂浓度的离子布植方法，对一基底进行一高浓度（１Ｅ１４－１Ｅ１６ａｔｏｍ／ｃｍ↑［２］）离子布植程序，其中该离子布植程序包含一低离子束电流，该低离子束电流的范围为１－７ｍＡ。因此，本方法利用该低离子束电流来减少该离子布植程序所产生的基底缺陷。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路(integrated circuit；IC)的制造方法，特别涉及一种降低基底缺陷的高掺杂浓度的离子布植方法。
技术介绍
在互补式金氧半导体(Complementary Metal-Oxide Semiconductor，CMOS)组件的使用上，有一所谓闭锁(Latch Up)现象的缺点，而目前有许多解决闭锁现象的方法被提出。例如在R.Troutman，“Latch-Up in CMOS TechnologyThe Problem and Its Cure.”Kluwer Academic，Norwell，Mass.(1986)文献中，提出对一硅基底进行高掺杂浓度(1E14--1E16 atom/cm2)的离子布植方法，用以降低闭锁现象；然而，虽然高掺杂浓度的离子布植方法可以达到降低闭锁现象的目的，但是高掺杂浓度的离子布植制造方法却会造成基底缺陷，例如差排缺陷(dislocation defect)等等。另外，也有人提出利用沟道隔离(Trench Isolation)来解决闭锁现象，如美国专利US.5937288所述，但是在挖沟道时，也会造成基底缺陷。本文档来自技高网...

【技术保护点】
一种降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，包括下列步骤：　　　　提供一基底；以及　　　　对该基底进行一离子布植程序，其中该离子布植程序包含一低离子束电流，该低离子束电流的范围为１－－７ｍＡ。

【技术特征摘要】
1.一种降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，包括下列步骤提供一基底；以及对该基底进行一离子布植程序，其中该离子布植程序包含一低离子束电流，该低离子束电流的范围为1--7mA。2.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，还包括进行下列步骤对该基底进行一热退火(thermal annealing)程序，该退火程序的温度范围为700--900℃。3.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该方法利用该低离子束电流来减少该离子布植程序所产生的基底缺陷。4.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该离子布植程序的离子布植浓度介于1E14-1E16atom/cm2。5.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该离子布植程序的布植能量范围为0.1--100KeV。6.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该离子布植程序植入P型离子或N型离子。7.如权利要求6所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该P型离子包含硼离子(B+)及氟化硼离子(BF2+)。8.如权利要求6所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该N型离子包含磷离子(P+)及砷离子(As+)。9.如权利要求1所述的降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，该低离子束电流的范围为2--5mA。10.一种降低基底缺陷的高掺杂浓度的离子布植方法，其特征在于，包括下列步骤提供一基底...

【专利技术属性】
技术研发人员：王嗣裕，苏俊联，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]