一种测试可编程存储器单元的方法，该存储器单元可以用于拥有选择线和存取线存储器阵列中，存储器单元由两根存取线之间的选择晶体管以及与它相连的数据存储单元组成，此外选择晶体管的栅与一根选择线相连，而数据存取单元包含有用来物理存储数据的超薄绝缘介质，其特征是这种存储单元的测试方法包括： 在该超薄绝缘介质上加上测试电压，该测试电压小于该超薄绝缘介质的击穿电压， 当加载测试电压时，测量流过该超薄绝缘介质的电流总量， 如果流过的电流小于常规电流电平，确认该存储单元不能起作用。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术与利用薄氧化层的击穿原理作为编程机理的不挥发可编程半导体存储器有关，更特别的是，与决定薄氧化层编程寿命的方法相关，涉及一种。·
技术介绍
非挥发性性存储器能够在断电的情况下仍然保存存储的数据，这种特性能够应用在很多类型的电子设备中。一种常见的不挥发性存储器是可编程只读存储器(PROM)，它利用诸如熔丝、反熔丝之类的字线/位线交叉点元件和诸如浮置栅雪崩注入金属氧化物半导体(“FAMOS”)晶体管之类的俘获电荷器件来存储逻辑信息。制作各种非挥发性存储器所采用的各种工艺在改进方面普遍落后于广泛使用的工艺的改进。例如，如果要制作高压发生电路所需要的各种特殊区域和结构、三阱、浮置栅、ONO层、以及这种器件中通常看到的特殊源和漏结，像快闪EEPROM(电可擦除只读存储器)那样的器件工艺所需要的光刻次数要比标准的先进CMOS逻辑工艺多30％。相应地，快闪器件的制作工艺要落后于标准的先进CMOS逻辑工艺一到两代，而每块大圆片的成本要比后者贵30％左右。作为另一个例子，制作反熔丝的工艺必须适合于制作各种反熔丝结构和高压电路，但该工艺同样比标准的先进CMOS工艺落后大约一代。通常，我们非常关注二氧化硅层在金属氧化物硅器件(MOS)如电容和晶体管中的应用。为了保证硅二氧化硅层在生产过程和以后集成电路的常规应用中不会被击穿，高度的关注是必要的，因此所需的器件特性能够得到而且可以长时间稳定。一个有关制造过程关注程度的例子在kuroda 5,241,200号美国专利上已经披露，它揭示了在晶片生产过程中扩散层以及泄放积累在字行线上的电荷旁路的应用。避免这种电荷的积累使得不会有大的电场加载在绝缘薄膜栅上，因此可以避免使用这种行字线作为他们栅连线的晶体管特性的改变以及栅上绝缘薄膜的老化和击穿。一个说明电路设计中避免在通常电路应用中晶体管二氧化硅层不被击穿的关注程度的例子在Tamura等人的6,249,472号美国专利上得到了体现。Tamura et al揭示了一种反熔丝电路，这种电路在一种结构中用反熔丝与p沟道MOS晶体管相连，在另一种结构中用反熔丝与n沟道MOS晶体管相连。当不像通常那样采用附加的薄膜工艺来制造反熔丝时，Tamura等人碰到了另外的困难。当反熔丝被短路时，串联在晶体管上的高电压足以击穿晶体管的二氧化硅层。Tamura等人提出在电路上另加一个晶体管以避免使第一个晶体管上的电压达到击穿电压。上面的资料说明各种先进的存储技术仍然存在缺陷。即使是新专利技术的存储技术能够克服以前存储器的缺点，这些技术被采用的速度也可能很缓慢。其中一个原因就是怀疑存储器单元的质量，尤其是怀疑各个单元能否可靠地编程。·
技术实现思路
本专利技术的内容是一种测试可编程存储器单元的方法，该存储器单元可以用于拥有选择线和存取线存储器阵列中，存储器单元由两根存取线之间的选择晶体管以及与它相连的数据存取单元组成，此外选择晶体管的栅与一根选择线相连，而数据存取单元包含有用来物理存储数据的超薄绝缘介质，其特征是这种存储单元的测试方法包括在该超薄绝缘介质上加上测试电压，该测试电压小于该超薄绝缘介质的击穿电压，当加载测试电压时，测量流过该超薄绝缘介质的电流总量，如果流过的电流小于常规电流电平，确认该存储单元不能起作用。该方法中所指的测量电流为流经该超薄绝缘介质的Fowler-Nordheim隧道电流。该方法中所指的测试电压的作用时间在10纳秒与5微秒之间。该方法包含确认测量电流是否低于预先确定的阈值的上限。该阈值电流上限为50微安或更低。本专利技术的另一内容是一种测试可编程存储器单元的方法，该存储器单元可以用于拥有选择线和存取线存储器阵列中，存储器单元由两根存取线之间的选择晶体管以及与它相连的数据存取单元组成，此外选择晶体管的栅与一根选择线相连，而数据存取单元包含有用来物理存储数据的超薄绝缘介质，其特征是这种存储单元的测试方法包括在该超薄绝缘介质上加上测试电压，该测试电压小于该超薄绝缘介质的击穿电压，当加载测试电压时，测量流过该超薄绝缘介质的电流总量，如果该电流值在预先确定的范围之内，确认该存储单元是可用的。该方法中所指的测量电流为流经该超薄绝缘介质的Fowler-Nordheim隧道电流。该方法中所指的测试电压的作用时间在10纳秒至5微秒之间。本专利技术的另一内容是一种测试可编程存储器单元的方法，该存储器单元可以用于拥有选择线和存取线存储器阵列中，存储器单元由两根存取线之间的选择晶体管以及与它相连的数据存取单元组成，此外选择晶体管的栅与一根选择线相连，而数据存取单元包含有用来物理存储数据的超薄绝缘介质，其特征是这种存储单元的测试方法包括在该超薄绝缘介质上加上测试电压，该测试电压小于该超薄绝缘介质的击穿电压，当加载测试电压时，测量流过该超薄绝缘介质的电流总量，如果该电流小于快速位电流，确定该存储单元可用。该方法中所指的测量电流为流经该超薄绝缘介质的Fowler-Nordheim隧道电流。该方法中所指的测量电压为4至4.5伏。该方法中所指的测量电压的选择，是使它产生的快速位电流适合用检测电路来测量。本专利技术的另一内容是一种测试可编程存储器单元的方法，该存储器单元可以用于拥有选择线和存取线存储器阵列中，存储器单元由两根存取线之间的选择晶体管以及与它相连的数据存取单元组成，此外选择晶体管的栅与一根选择线相连，而数据存取单元包含有用来物理存储数据的超薄绝缘介质，其特征是这种存储单元的测试方法包括在该超薄绝缘介质上加上测试电压，该测试电压小于该超薄绝缘介质的击穿电压，当加载测试电压时，测量流过该超薄绝缘介质的电流总量，如果流过的电流高于常规电流电平，确认该存储单元不可用。该方法中所指的测量电流为流经该超薄绝缘介质的Fowler-Nordhheim隧道电流。·附图说明图1采用本专利技术的一种存储器阵列的部分电路示意图。图2图1所示的一部分存储器阵列的部分布局图。图3对应于图2的部分存储器阵列的集成电路结构的断面图。图4图3中集成电路的变种结构的断面图。图5采用本专利技术的另一种存储器阵列的部分电路示意图。图6图5所示部分存储器阵列的部分布局图。图7对应于图6的部分存储器阵列的集成电路结构的断面图。图8电压值表。图9电压值表。图10电压值表。图11其中一种结构的存储器阵列的局部具体原理12图11中存储器阵列的顶层版13测试一个正常的存储器单元和两个有缺陷的存储器单元的不同电流曲线的示意图。·具体实施方式最近，本专利技术的专利技术人开发了一系列与单层多晶硅逻辑工艺相兼容的半导体存储器单元与阵列。这些存储器单元与阵列都是基于薄氧化层的击穿为原理。关于这些存储器单元与阵列的具体描述见下面发表于美国专利应用的文章，序列号09/955,641，2001年9月18，《利用超薄介质击穿现象的半导体存储器单元和存储器阵列》；序列号10/024,327，2001年12月17，《利用超薄介质击穿现象的半导体存储器单元和存储器阵列》；序列号09/982,034，2001年10月17，《由逻辑工艺形成的非挥发性存储器智能卡》；序列号09/982,314，2001年10月17，《由逻辑工艺形成的可编程非挥发性氧化物存储器》；序列号10/133,704，2002年4月26，《单管高密度半导体存储单元与存储阵列》，每一篇由本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：彭泽忠，
申请(专利权)人：彭泽忠，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。