半导体装置制造方法及图纸

本发明专利技术提供了可实现具有制造容限优异的结构、耐湿性良好、没有变动、可靠性高的半导体装置。最下层的门配线与被埋置在层间绝缘膜下的夹层形状的铜配线相连接。在铜配线的外侧，屏蔽环的铜配线被埋置在层间绝缘膜下。在铜配线和层间绝缘膜上形成硅氮化膜。在硅氮化膜上形成了硅氧化膜。在硅氧化膜上埋置了连接不同铜配线的熔丝配线。在熔丝配线和包括铝配线的上面，形成了硅氧化膜。在硅氧化膜上形成了硅氮化膜。位于铝配线上的硅氮化膜已被拆除，形成开口部，硅氮化膜和铝配线直接连接。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是与半导体装置有关的专利技术，特别是与具有耐久性良好的熔丝结构和垫片结构半导体装置有关的专利技术。
技术介绍
CMOS(Complementary Metal Oxide Semiconductor)装置以根据缩放比例(scaling)规则微细化来提高晶体管的延迟性能，实现各种电子设备的高速化和高功能化。这种CMOS器件所使用的配线材料，一直是电阻低且稳定的铝。但是，通过进一步微细化可以降低晶体管的等价电阻，而配线材料铝的电阻则限制了晶体管的性能。因此，近年来开始以铜的配线材料代替铝配线材料。下面说明过去的熔丝结构。首先，门配线等所连接的铜配线被埋置在层间绝缘膜下。连接该铜配线而形成熔丝结构的铝配线，被埋置在层间绝缘膜上的硅氧化膜下。同时，在硅氧化膜上形成了聚酰亚胺等。另外，专利文献1(特开平11-224900号公报(第3～4页，第1～8图))也给出了熔丝结构。该专利文献1指出，在Cu双镶嵌(ダマシ一ン)配线上在同一层形成熔丝环和电极垫。而且，专利文献1还指出，在熔丝环上形成层间绝缘膜和钝化膜两层。下面说明已有的垫片的结构。首先，连接门配线等的铜配线被埋置在层间绝缘膜下本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，该半导体装置具有：在基体上形成的硅氧化膜，埋入上述硅氧化膜、形成熔丝的熔丝配线，在包围上述熔丝配线的位置处埋入上述硅氧化膜和上述基体、构成屏蔽环的金属配线，在上述硅氧化膜上形成的耐 湿性保护膜，上述保护膜具有在上述熔丝配线上开口使上述硅氧化膜露出且不介由上述硅氧化膜而与上述金属配线的上面直接连接的部分。

【技术特征摘要】
JP 2003-6-3 157762/031.一种半导体装置，其特征在于，该半导体装置具有在基体上形成的硅氧化膜，埋入上述硅氧化膜、形成熔丝的熔丝配线，在包围上述熔丝配线的位置处埋入上述硅氧化膜和上述基体、构成屏蔽环的金属配线，在上述硅氧化膜上形成的耐湿性保护膜，上述保护膜具有在上述熔丝配线上开口使上述硅氧化膜露出且不介由上述硅氧化膜而与上述金属配线的上面直接连接的部分。2.权利要求1所述的半导体装置，其特征在于，还具有在上述硅氧化膜...

【专利技术属性】
技术研发人员：山口泰男，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]