复合低介电常数的介电结构制造技术

一种用于形成一复合金属间介电结构的方法系加以提供。一起始金属间介电结构系加以提供，且其系包含一第一介电层以及二导线，而该二导线乃位于该第一介电层之中，接着，该第一介电层在该二导线间的部分系加以移除，以形成一沟渠，而该沟渠则被一第二介电材质所填充，并且，该第二介电材质系为一介电常数较该第一介电层之介电常数为低的一低ｋ介电质。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术系相关于半导体装置的制造程序以及结构，在一方面的构想之中，其系相关于一复合低介电常数(k)的介电结构。
技术介绍
低k介电材质所指的是，所具有之介电常数(k)低于热二氧化硅之介电常数(亦即，k＜3.9)的介电材质，而k的最小值乃是空气的1.0，因此，低k介电材质所指的就是所具有的介电常数介于1.0至3.9之间的介电材质。在半导体装置之集成电路应用的进展中，对于低k介电材质的使用系相当的重要，而在半导体装置中较具优势的低k材质使用，其是用在导体线或导体结构之间(例如，金属间介电结构)。在切换中的RC延迟则为限制半导体装置之操作速度的一个因素，通常，当RC延迟增加时，一半导体装置的最大操作速度会减少，不过，RC延迟系可以藉由减少在该导线/导电结构中的电阻(R)、及/或藉由减少在导线/导体结构间所发展的寄生电容(C)而获得降低，而此寄生电容则是可以藉由使用具有较小电容率值，也就是低k介电材质所提供者，的介电材质而加以降低。可选择之用于一金属间介电结构中之导线间之主要介电材质的其中之一系为二氧化硅(SiO2)，这乃是由于其介电特征、其机械强度、以及其容易加工的关系。然而，典型地本文档来自技高网...

【技术保护点】
一种用于形成一复合金属间介电结构的方法，其包括下列步骤：提供包含一第一介电层以及二导线的一起始金属间介电结构，其中该二导线系位于该第一介电层之中；移除该第一介电层在该二导线间的部分，以形成一沟渠；以及以一第二介电材质 填充该沟渠，其中该第二介电材质系为一介电常数较该第一介电层之介电常数为低的一低ｋ介电质。

【技术特征摘要】
US 2003-6-9 10/4572171.一种用于形成一复合金属间介电结构的方法，其包括下列步骤提供包含一第一介电层以及二导线的一起始金属间介电结构，其中该二导线系位于该第一介电层之中；移除该第一介电层在该二导线间的部分，以形成一沟渠；以及以一第二介电材质填充该沟渠，其中该第二介电材质系为一介电常数较该第一介电层之介电常数为低的一低k介电质。2.根据权利要求1所述的方法，其中该起始金属间介电结构系更进一步包括一衬层，其系形成于每一该等导线以及该第一介电层之间，并且，其中该沟渠系被形成于该等导线之该等衬层之间。3.根据权利要求2所述的方法，其中该提供该起始金属间介电结构的步骤系包括沉积该衬层，其中该第二介电材质系不兼容于该衬层沉积。4.根据权利要求1所述的方法，其中该起始金属间介电结构系更进一步包括一硬屏蔽，其系位于该第一介电层之顶上，并且，其中该移除部分该第一介电层的步骤系包括移除部分该硬屏蔽，以形成该沟渠。5.根据权利要求4所述的方法，其中该提供该起始金属间介电结构的步骤系包括沉积该硬屏蔽层，其中该第二介电材质系不兼容于该硬屏蔽层沉积。6.根据权利要求1所述的方法，其中还包括形成一帽盖层覆盖于该第二介电材质之上。7.根据权利要求1所述的方法，其中还包括蚀刻该第二介电材质，因此该第二介电材质系会相关于该等导线而形成凹处；形成一帽盖层而覆盖于该第二介电材质之上；以及平坦化该帽盖层，以使其实质上与该等导线共平面。8.根据权利要求1所述的方法，其中该第一介电层系由一低k介电材质所制成。9.根据权利要求1所述的方法，其中还包括形成一帽盖层覆盖于该复合金属间介电结构之上。10.根据权利要求1所...

【专利技术属性】
技术研发人员：A考利，M瑙约克，金善渡，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]