半导体装置制造方法及图纸

在依次层叠硅层１、化合物半导体层２、半导体层３的半导体衬底１００上设置元件分离结构１０ａ。元件分离结构１０ａ由沟４、半导体膜５、绝缘膜６、７构成。沟４贯通半导体层３并延伸到化合物半导体层２的内部。半导体膜５设于沟４的表面，绝缘膜６设在半导体膜５上。绝缘膜７设于绝缘膜６上，将沟４充填。由于因沟４而露出的化合物半导体层２和绝缘膜６之间隔着半导体膜５，即使在将半导体膜５热氧化而形成绝缘膜６时，化合物半导体层２也不被直接热氧化。从而，提供了可提高半导体装置的元件分离特性的技术。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有元件分离结构的半导体装置。
技术介绍
近年来，提高硅衬底上形成的MOS晶体管的驱动能力对于实现CMOS器件的高速化是最为重要的，其难度正在加大。作为突破这一难点的方法，提出了利用硅(Si)和硅/锗(SiGe)形成的异质结来构成MOS晶体管的方案。依据非专利文献1，在硅衬底上形成晶格衰减的硅/锗层(以下称「SiGe层」)，若在该SiGe层上边晶格匹配边形成硅层(以下称「Si层」)，则Si层会产生拉伸应变。与将无应变硅层用作沟道的MOS晶体管相比，将有拉伸应变的Si层(以下称「应变Si层」)用作沟道的MOS晶体管(以下称「应变Si沟道MOS晶体管」)在反转层上的电子迁移率高且具有空穴迁移率。因此，通过采用应变Si沟道MOS晶体管作为MOS晶体管，能够提高MOS晶体管的驱动能力，并提高CMOS器件的工作速度。另外，在非专利文献2中提出了这样的CMOS器件，其中设有在导入了n型杂质的SiGe层上形成未导入杂质的固有的应变Si层、用该应变Si层作为沟道的调制掺杂型的n沟道MOS晶体管，以及在未导入杂质的SiGe层上形成同样未导入杂质的应变Si层、用SiGe层作为沟道的p沟本文档来自技高网...

【技术保护点】
一种半导体装置，其中，设有：含有化合物半导体层和在所述化合物半导体层上设置的、与所述化合物半导体层共同形成异质结的半导体层的半导体衬底，在所述半导体衬底上设置的、在所述半导体衬底上划分元件形成区的元件分离结构，以及　 　设于所述元件形成区的半导体元件；所述元件分离结构设有：在其厚度方向贯通所述半导体层、进而延伸到所述化合物半导体层的内部的沟，设置于所述沟的表面的半导体膜，在所述半导体膜上设置的第一绝缘膜，以及在 所述第一绝缘膜上设置的、将所述沟充填的第二绝缘膜。

【技术特征摘要】
JP 2003-6-13 169288/031.一种半导体装置，其中，设有含有化合物半导体层和在所述化合物半导体层上设置的、与所述化合物半导体层共同形成异质结的半导体层的半导体衬底，在所述半导体衬底上设置的、在所述半导体衬底上划分元件形成区的元件分离结构，以及设于所述元件形成区的半导体元件；所述元件分离结构设有在其厚度方向贯通所述半导体层、进而延伸到所述化合物半导体层的内部的沟，设置于所述沟的表面的半导体膜，在所述半导体膜上设置的第一绝缘膜，以及在所述第一绝缘膜上设置的、将所述沟充填的第二绝缘膜。2.如权利要求1所述的半...

【专利技术属性】
技术研发人员：杉原浩平，太田和伸，尾田秀一，林岳，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]