用于制造具有改善刷新时间的半导体装置的方法制造方法及图纸

本发明专利技术涉及一种具有改善刷新时间的半导体装置的制造方法。该方法包含下列步骤：在基板上形成若干闸极线；通过使用闸极线当作遮罩，离子植入第一掺杂物，形成若干原胞接面；沿着闸极线的纵断面，形成缓冲层；通过在有缓冲层的情形下，离子植入第二掺杂物进入基板，在原胞接面中形成若干插栓离子植入区，因此有插栓形成在其上。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于制造半导体装置的方法；尤其是涉及一种。
技术介绍
在动态随机存储器(DRAM)装置的原胞区中，用以将形成在基板中的原胞接面连接到位线或电容器的存储节点的接触插栓，即原胞接触插栓，通常是由多晶硅制成的。多晶硅原胞接触插栓掺杂浓度大于约1×1020/cm3的掺杂物，以增加导电性。其间，DRAM装置的原胞会面临不同型式的电阻，如沟道电阻，原胞接面本身所给予的电阻，和原胞接面的接触电阻。对于沟道或原胞接面而言，要控制离子植入的能量或掺杂物的剂量，以减少上述存在在原胞中的电阻。尤其，因为原胞接面本身所受到的电阻并不是太高，所以只控制植入多晶硅层的掺杂物的掺杂浓度，以减少电阻。因此，当原胞接触插栓变得更小时，接触电阻的重要性逐渐显着。但是，只控制多晶硅层的掺杂浓度，会限制在原胞接面和接触存储节点的接口面积之接触电阻的减少。为了解决这个问题，采用原胞插栓离子植入技术。通过在接触孔洞形成之后，将掺杂物额外地离子植入到原胞接面，该原胞插栓离子植入技术可以提供减少原胞接面和原胞接触插栓之间的接触电阻的效果。图1A到图1C为采用传统原胞插栓离子植入技术所制造之半导体装置的横截面图本文档来自技高网...

【技术保护点】
一种在半导体装置的活动区上形成插栓的方法，包括下列步骤：在基板上形成若干闸极线；通过使用闸极线当作遮罩，离子植入第一掺杂物，而形成若干原胞接面；沿着闸极线纵断面，形成缓冲层；及在有缓冲层的情形下，通过将第二掺 杂物离子植入进入基板，在原胞接面中形成若干插栓离子植入区，以此在该处上形成插栓。

【技术特征摘要】
KR 2003-6-30 10-2003-00430811.一种在半导体装置的活动区上形成插栓的方法，包括下列步骤在基板上形成若干闸极线；通过使用闸极线当作遮罩，离子植入第一掺杂物，而形成若干原胞接面；沿着闸极线纵断面，形成缓冲层；及在有缓冲层的情形下，通过将第二掺杂物离子植入进入基板，在原胞接面中形成若干插栓离子植入区，以此在该处上形成插栓。2.如权利要求1所述的方法，其特征在于所述插栓离子植入区采用没有使用遮罩的毯覆式离子植入技术形成。3.如权利要求2所述的方法，其特征在于所述毯覆式离子植入技术是采用剂量范围约从1×1012离子/cm2到3×1013离子/cm2的磷31P，和范围约从80kev到150kev的植入能量进行。4.如权利要求2所述的方法，其特征在于所述毯覆式离子植入技术是采用磷31P，以范围约从80kev到150kev的分配能量，和范围约从1×1012离子/cm2到3×1013离子/cm2之剂量分成数组进行。5.如权利要求4所述的方法，其特征在于所述具有分配能量的毯覆式离子植入制程，是通过在从约80kev到150kev的范围中，从低阶能量增加到高阶能量，以数组进行。6.如权利要求1所述的方法，其特征在于所述缓冲层是氮化物层。7.如权利要求2所述的范围，其特征在于所述氮化物层具有范围约从200到500的厚度。8.如权利要求1所述的方法，其特征在于所述第一掺杂物和第二掺杂物是N型掺杂物。9.如权利要求1所述的方法，进一步包括下列步骤通过蚀刻缓冲层，在各闸极线的两侧，形成间隔物；在所生成基板结构上，形成层间绝缘层；通过蚀刻层间绝缘层，形成曝露各原胞接面的表面的若干接触...

【专利技术属性】
技术研发人员：吴在根，洪炳涉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]