半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种可垂直或几乎垂直地各向异性蚀刻导电层的半导体装置的制造方法。半导体装置的制造方法包含在半导体的上方形成绝缘层步骤；以及所述绝缘层上形成含有钽和氮化钽至少一种的导电层步骤；并且使用含有ＳｉＣｌ↓［４］和ＮＦ↓［３］及氧化物质气体蚀刻所述导电层步骤。

【技术实现步骤摘要】

本专利技术涉及一种，其特征在于包括至少含有钽和氮化钽二者之一的导电层、尤其是栅电极的蚀刻方法。
技术介绍
在现有的半导体集成回路所采用的绝缘栅场效应晶体管(MISFET)中，因为形成低电阻的原因，通常把掺杂了高浓度杂质的多结晶硅层作为栅电极。但是，众所周知，尽管构成栅电极的多晶体硅层掺杂了高浓度杂质，但在沟道反转时栅极绝缘层侧面仍会发生部分耗尽。如果发生这样的部分耗尽时，与栅电极串联插入电容是等效的，完全降低了沟道所需的实效电场。其结果，使MISFET的电流驱动能力下降。为了解决这个问题，研究使用不能因低电阻引起栅电极耗尽的金属作为栅电极材料。在日本专利第1999-168212号公告中，公开了用钽作为金属栅电极的技术。在该文献里，阐述了通过用SiCl4等离子体对钽膜进行各向异性蚀刻而形成栅电极的方法(段落0015)。然而，根据本专利技术人的研究证明，当只用SiCl4进行各向异性蚀刻时，钽不能被均匀地蚀刻，有部分残留在衬底上，若将其完全蚀刻需要相当长的时间。再有，在日本专利第2002-83805号公告中，公开了将含有高熔点金属或这些金属的合金等组成的栅电极，用氯化气体和氟化气体进行蚀刻的技术。在这项技术中，根据上述蚀刻，使栅电极的侧壁变成锥形。变成锥形后的栅电极的剖面形状为底部比顶部宽。还有，这项技术把锥形化的栅电极用于掩模，以自对齐方式掺入杂质(段落0028等)。另外，这项技术中，作为干式蚀刻所用气体，使用Cl2和CF4气体的组合(段落0065的表1等)、或Cl2和SF6气体的组合(段落0103的表2等)。可是，此技术的目的是把栅电极加工成锥形，因此不能以垂直或近似垂直角度加工栅电极的侧壁。另外，日本专利第1993-102090号公告中，公开了使用含有覆盖性组分和化学蚀刻组分的蚀刻物质，进行铝等金属层的蚀刻的技术。在该项技术中，通过上述蚀刻，金属层的侧壁被加工成垂直或锥形形状。变成锥形的栅电极的剖面形状为底部比顶部宽(图3、图4等)。可是，此项技术里，允许把金属层加工为锥形，但关于究竟在怎样的条件下金属层的侧壁成为垂直的，没有具体的描述。还有关于垂直加工含有钽和氮化钽之中至少一种的导电层的侧壁这一点上完全没有记载。日本专利第1999-168212号公告(特开平11-168212号公报)[专利文献2]日本专利第2002-83805号公告(特开2002-83805号公报)[专利文献3]日本专利第1993-102090号公告(特开平5-102090号公报)
技术实现思路
本专利技术的目的在于提供一种，能够垂直或基本垂直地对至少包含在绝缘层上形成的钽和氮化钽其中一种的导电层进行各向异性蚀刻的半导体制造方法。本专利技术的半导体装置制造方法包括以下步骤在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成含有IVa、Va及VIa类金属以及至少从这些金属氮化物中选择一种的导电层；以及使用含有SiCl4、NF3和氧化物质的气体蚀刻所述导电层。本专利技术中，作为上述IVa、Va及VIa类金属，可以举例所谓高熔点的金属，例如钽、钼、钨等。本专利技术尤其适用于很难蚀刻的钽。即，本专利技术涉及的，包括以下步骤在半导体层的上方形成绝缘层；在所述绝缘层上方，形成含有钽层和氮化钽层至少其中一种的导电层；以及使用含有SiCl4、NF3和氧化物质的气体进行上述导电层的蚀刻的步骤。在本专利技术中，所谓的“氧化物质”系指氧气、或水等氧化物，优选氧气。根据本专利技术，在蚀刻含有钽层和氮化钽层至少其中一种的导电层时，通过使用含有SiCl4和NF3和氧化物质的气体，既确保了对于绝缘层的高选择比，又能快速地以良好形状蚀刻含有钽和氮化钽至少其中一种的导电层。这里所说的“良好形状”，是指形成布线图案的导电层的侧壁不是锥形，而是垂直或基本垂直。所谓基本垂直的意思是，被蚀刻的导电层的侧壁与在该导电层的下方设置的绝缘层的表面形成的角度为85°～90°，优选89°～90°。能以如此良好的形状蚀刻导电层的特征，这在其他的本专利技术中也同样体现。另外，本专利技术涉及的包括以下步骤在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成至少含有钽层和氮化钽层中的其中一种的导电层；用含有NF3和碳氟化合物的气体蚀刻所述的导电层；以及用含有SiCl4和NF3和氧化物的气体蚀刻所述的导电层。根据本专利技术，对于绝缘层，在既确保了高选择比的同时，又能快速地以良好的形状蚀刻含有钽和氮化钽的至少其中一种的导电层，因此缩短了蚀刻时间。这是因为将导电层的蚀刻分为两个阶段，在第一阶段使用了对于导电层蚀刻速率比其他气体大的碳氟化合物的缘故。本专利技术的还包括以下步骤在半导体层的上面形成栅极绝缘层；在所述绝缘层的上面依次形成第一氮化钽层，体心立方晶格相的钽层，以及第二氮化钽层；使用含有SiCl4和NF3的气体以及氧化物质的气体，至少蚀刻所述第一氮化钽层和所述体心立方晶格相的钽层，从而形成栅电极；以及将杂质掺杂进所述半导体层，构成源极区或漏极区，形成第一杂质层及第二杂质层。根据本专利技术，与栅极绝缘层相邻形成第一氮化钽层。氮化钽的功函数(选出功)约为4.5eV，与本征硅的中间能带隙(Close to midgap energy of intrinsic silicon)4.61eV非常接近。其结果，在由金属-绝缘层-硅形成的MIS电容器中，平带电压的绝对值增加不大，并且，用N沟道绝缘栅场效应晶体管和P沟道绝缘栅场效应晶体管，可大幅度缩小所述绝对值之差。因此，在混装具有完全耗尽型SOI构造的N沟道绝缘栅场效应晶体管和P沟道绝缘栅场效应晶体管的互补型半导体装置中，能正确且简单地控制二者的阈值平衡。本专利技术中，所述NF3对所述NF3+所述SiCl4之合的流量比是1～30％，更理想的是在5～25％。本专利技术中，所述氧化物相对于所述SiCl4和NF3之和的浓度优选是10～10000ppm。附图说明图1表示由本实施方式涉及的制造方法所获得的半导体装置的剖面图。图2是表示本实施方式涉及的半导体装置制造方法的剖面图。图3是表示本实施方式涉及的半导体装置制造方法的剖面图。图4是表示本实施方式涉及的半导体装置制造方法的剖面图。图5表示蚀刻气体的组成与选择比的关系图。图6表示蚀刻气体的组成与选择比的关系图。图7是表示被蚀刻层的SEM照片。图8(A)、(B)表示被蚀刻层的SEM照片。图9表示过蚀刻时间和堆积层厚度的关系图。图10表示氧气浓度与堆积层厚度的关系图。图11表示堆积层的X线电子分光分析的结果。图12(A)、(B)表示晶体管的Id-Vg特性图。图13表示晶体管的截止电流和累积数的关系图。图14关于比较例涉及的被蚀刻的导电层示意图。具体实施例方式以下，参照附图，描述本专利技术的具体实施方式图1是利用本专利技术的实施方式涉及的制造方法获得的半导体装置1000的模式示意剖面图。半导体装置1000是互补型半导体装置，它包含N沟道绝缘栅场效应晶体管(NMISFET)100A；P沟道绝缘栅场效应晶体管(PMISFET)100B。NMISFET 100A与PMISFET100B形成于SOI(Silicon On Insulator硅绝缘体)衬底1。SOI衬底1是在支撑衬底1c上进行层压绝缘层(氧化硅层)1b和半导体层1a而形成的。在本实施方式中，半导体层1a为硅层。另外，本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括以下步骤：在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成至少含有Ⅳａ，Ⅴａ及Ⅵａ族金属以及这些金属氮化物中任意一种的导电层；以及使用含有ＳｉＣｌ↓［４］、ＮＦ↓［３］及氧系物质的气 体蚀刻所述导电层。

【技术特征摘要】
JP 2003-8-12 2003-292041;JP 2003-9-17 2003-3244511.一种半导体装置的制造方法，包括以下步骤在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成至少含有IVa，Va及VIa族金属以及这些金属氮化物中任意一种的导电层；以及使用含有SiCl4、NF3及氧系物质的气体蚀刻所述导电层。2.一种半导体装置的制造方法，包括以下步骤在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成含有钽层和氮化钽层中的至少一种的导电层；以及使用含有SiCl4、NF3和氧系物质的气体蚀刻所述导电层。3.一种半导体装置的制造方法，包括以下顺序的步骤在半导体层的上方形成绝缘层；在所述绝缘层的上方，形成含有钽层和氮化钽层中的至少一种的导电层；使用含有NF3和碳氟化合物的气体蚀刻所述导电层；以及使用含有SiCl4、NF3和氧系物质的气体蚀刻所述导电层。4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，所述NF3相对于所述SiCl4与NF3之和的流量比是1％～30％。5.根据权利要求4所述的半导体装置的制造方法，其中所述NF3相对于所述SiCl4与NF3之和的流量比是5％～25％。6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其中所述氧系物质相对于所述SiCl...

【专利技术属性】
技术研发人员：岛田浩行，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]