【技术实现步骤摘要】
本专利技术是有关于一种半导体组件的制作方法，且特别是有关于一种。
技术介绍
近代的集成电路组件包含了许多的结构，此结构包括导电材料、半导电材料(即是一种可由掺质来提供导电性的材料)以及/或是非导电材料。举例来说，晶体管组件的制程是先在半导体基板上配置一闸介电层，然后在此闸介电层上形成一层由多晶硅所构成的半导电材料，且此多晶硅材料被图案化以定义在基板上横向且分开配置的闸极导体。接着在闸极导体外，将不纯的掺质植入基板上曝露出的区域，而在基板上的闸极导体间形成源极/汲极。若用以形成源极/汲极的是n型掺质，则将会形成n信道晶体管组件(NMOSFET)。相反地，若用以形成源极/汲极的是p型掺质，则将会形成p信道晶体管组件(PMOSFET)。集成电路组件可以是只有n信道或是p信道的晶体管，更可以是将两者结合在单一的庞大基板上。此外，利用一微影制程可定义晶体管中的闸极导体。在微影制程中，在多晶硅材料上旋转沉积一感光薄膜，即一光阻，而一光学图像则透过光罩上可穿透的部分，由一光源(通常是紫外线光源)投射一图像，将图像转移至光阻上。则此光阻上被光线所曝光的部分会因光化学反应改变了...
【技术保护点】
【技术特征摘要】
1.一种缩小半导体组件的单元间距的方法，包括提供具有复数个图案的一基板，且这些特征图案包括一第一材质；于该基板及这些图案上形成一层，且该层包括一第二材质；移除在这些图案上表面上的该层，使这些图案暴露出来；以及移除这些图案。2.如权利要求1所述的缩小半导体组件的单元间距的方法，其中移除这些图案以留下部分的该层；以及在移除这些图案前所测得的这些图案中相邻的图案的间距大于该层的相邻部分的间距。3.如权利要求1所述的缩小半导体组件的单元间距的方法，其中该第二材质包括多晶硅；以及移除在这些图案之上表面上的该层可形成复数个闸极。4.如权利要求1所述的缩小半导体组件的单元间距的方法，其中提供具有这些图案的该基板，包括提供具有一第一介电质配置于其上的该基板，且该第一介电质配置于该基板与该图案之间；以及在该基板上形成该层，包括形成一第二介电质在该基板上，且将该层形成于该第二介电质上，因此该第二介电质配置在该基板与该层之间。5.如权利要求1所述的缩小半导体组件的单元间距的方法，其中提供具有这些图案的该基板，包括提供具有一第一介电质配置于其上的该基板，且移除该第一介电质上无这些图案覆盖的部分；以及于该基板上形成该层，包括形成一第二介电质在该基板上，且将该层形成于该第二介电质及这些图案上，因此该第二介电质配置在该基板与该层之间。6.如如权利要求2所述的缩小半导体组件的单元间距的方法，其中该第一及第二介电质包括氧化硅；以及在于该基板上形成该层之前，将该基板上无这些图案覆盖的区域的该第一介电质移除，并将该第二介电质配置于这些区域内。7.如权利要求3所述的缩小半导体组件的单元间距的方法，其中移除这些图案后，会留下部分的该层；以及在移除这些图案前所测得的这些图案中相邻的图案的间距大于该层的相邻部分的间距。8.如权利要求4所述的缩小半导体组件的单元间距的方法，其中该第二材质层包括多晶硅；以及移除在这些图案之上表面上的该层可形成复数个闸极。9.如权利要求5所述的缩小半导体组件的单元间距的方法，其中提供具有这些图案的该基板利用一微影制程于该基板上形成这些图案；以及这些相邻图案的间距与该微影制程中所允许的间距最小值相等。10.一种利用权利要求1所述的方法所形成的结构。11.一种利用权利要求2所述的方法所形成的结构。12.一种利用权利要求6所述的方法所形成的结构。13.一种具有缩小间距的半导体组件的形成方法，包括提供一基板，且该基板上形成有一第一绝缘层；在该第一绝缘层上形成一材料层；在该材料...
【专利技术属性】
技术研发人员：赖俊仁，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。