【技术实现步骤摘要】
本专利技术涉及一种用于半导体集成器件的接触装置和其一种制作工艺过程。更为具体地说，本专利技术涉及一种接触装置，用于集成在一半导体基底上并属于包括一适当的控制电路系统和一铁电存储单元系统的类型的铁电存储器。本专利技术特别地但并非唯独地关系到一种“叠置”式铁电存储器，而后接的说明是参照这一申请作出，以便简化本专利技术的表述。事实上，叠置的装置特别适合于新的CMOS技术的集成需要。
技术介绍
在叠置式光电存储器中，每一存储单元包括一MOS晶体管，集成在半导体材料基底上并连接于一配置在MOS晶体管顶部上的铁电电容器。MOS晶体包括一第一和一第二导电终端(源极和漏极二区)，制成在基底上，以及一控制电极，制成在覆盖基底的一绝缘层内部、基底顶部上。铁电电容器包括一底部电极，制成在绝缘层上，在各第一导电终端上方并与之电气接触。底部电极敷有一铁电材料层并以电容方式联接于一顶部电极。如所熟知，铁电存储器在集成电路全局中开始起到前所未有的重要作用，由于其能耗低，以及与通常的固定性存储器相比，读入和消去速度很高。因此，非常有利的是，制作与集成在同一半导体基底上的MOS器件相结合的铁电...
【技术保护点】
一种集成器件，包括：至少一个第一导电区（６Ａ，６Ｂ；４０）；至少一个第二导电区（１１Ａ，１１Ｂ；４１）；一绝缘层（９；４３），延伸在所述第一与第二导电区之间；至少一个通孔（３６），在所述绝缘层（９；４３）中延 伸在所述第一与第二导电区之间；以及一接触装置（１０Ａ，１０Ｂ；４０），制成在所述通孔之中，所述接触装置（１０Ａ，１０Ｂ；４０）包括一导电材料层（３０），在电气上连接所述第一和第二导电区，其特征在于，所述接触装置（１０Ａ，１０Ｂ；４０ ）包括一空置区（３５）。
【技术特征摘要】
1.一种集成器件，包括至少一个第一导电区(6A，6B；40)；至少一个第二导电区(11A，11B；41)；一绝缘层(9；43)，延伸在所述第一与第二导电区之间；至少一个通孔(36)，在所述绝缘层(9；43)中延伸在所述第一与第二导电区之间；以及一接触装置(10A，10B；40)，制成在所述通孔之中，所述接触装置(10A，10B；40)包括一导电材料层(30)，在电气上连接所述第一和第二导电区，其特征在于，所述接触装置(10A，10B；40)包括一空置区(35)。2.按照权利要求1所述的集成器件，其特征在于，所述通孔(36)具有一侧向限制表面和一面对所述第一导电区(6A，6B；41)的底部表面；所述导电材料层(30)敷盖所述侧通孔的所述侧向表面和所述底部表面；以及所述空置区(35)由所述导电材料层(30)围绕。3.按照权利要求1或2所述的集成器件，特征在于所述导电材料层(30)是一钛层(31)。4.按照权利要求1至3中任何一项所述的集成器件，其特征在于，所述导电材料层(30)是一氮化钛层(32)。5.按照权利要求2至4中任何一项所述的集成器件，其特征在于，所述空置区(35)在顶部处由所述第二导电区(11A，11B；42)封住。6.按照权利要求5所述的集成器件，其特征在于，所述第二导电区(11A，11B)含有铂。7.按照权利要求2至6中任何一项所述的集成器件，其特征在于，所述导电材料层(30)包括一镀敷部分(20A，20B)，敷盖所述通孔(36)的所述侧向表面和底部表面，以及一水平部分(21A，21B)，延伸在所述绝缘层(9)顶部上和所述第二导电区(11A，11B)下面。8.按照权利要求1至7中任何一项所述的集成器件，其特征在于，所述集成器件是一铁电存储器(1)，包括一基底(5)；一晶体管(3)，具有制成在所述基底上的第一导电区(6A，6B)；以及一铁电电容器(4)，具有由铁电材料区(12)隔开的第一板件(11A)和第二板件(13)；所述第一导电区(6A)构成所述晶体管(3)的所述第一导电区，而所述第二导电区(11A)构成所述铁电电容器的所述第一板件。9.一种用于制作集成器件(1)的方法，包括如下各步骤制成至少一个第一导电区(6A，6B；41)；制成一绝缘层(9；43)，敷盖...
【专利技术属性】
技术研发人员：拉费尔赞布拉诺，西泽尔阿托尼，恰拉科瓦斯，
申请(专利权)人：ST微电子公司，
类型：发明
国别省市：IT[意大利]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。