薄膜电晶体阵列基板及其微影制造方法与光罩设计结构技术

一种薄膜电晶体阵列基板的微影制造方法，其特征在于其包括以下步骤：　　　　提供一光罩，该光罩具有一非显示元件区以及一显示元件区，其中该非显示元件区中邻近该显示元件区之处是设计有复数个拟画素图案；　　　　将该光罩设置在一基板上方，且该基板上已形成有一光阻层；　　　　将该光罩的该显示元件区遮蔽住，对该光阻层进行非显示元件区的曝光制程；　　　　将该光罩的该非显示元件区遮蔽住，对该光阻层重复进行至少一次显示元件区的曝光制程；以及　　　　进行一显影制程，以图案化该光阻层，其中对应于该显示元件区处的该光阻层中是形成有复数个画素图案，对应于该非显示元件区之处的该光阻层中是形成有复数个周边线路图案以及复数个拟画素图案，且该些拟画素图案与该些画素图案接合。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种基本电器元件领域半导体器件中的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，特别是涉及一种可以降低曝光制程时所需的曝光次数，并可减少因曝光接合所产生的痕迹的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构。
技术介绍
薄膜晶体管液晶显示器，主要是由薄膜电晶体阵列基板(即薄膜晶体管阵列基板，以下均称为薄膜电晶体阵列基板)、彩色滤光阵列基板和液晶层所构成，其中薄膜电晶体阵列基板，是由多个以阵列排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的一画素电极(Pixel Electrode)所组成。而上述的薄膜晶体管是包括闸极、通道层、汲极与源极，薄膜晶体管是用来作为液晶显示单元的开关元件，其操作原理与传统的半导体MOS元件相类似，都是具有三个端子(闸极、汲极以及源极)的元件。薄膜电晶体阵列基板通常会利用多次的微影及蚀刻(photolithography and etch)制造方法来制造，意即进行多道曝光的动作，以将多个光罩上的图案转移至基板上的光阻层，然后再经显影的步骤以图案化光阻层，之后再利用该图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，而形成各元件图案。其中，曝光制程所使用的装置，通常包括用以载置基板且可二次元移动的基板平台，以及用以载置具有图案的光罩且可做二次元移动的光罩平台。进行曝光制程时，是一面逐次移动光罩平台及基板平台，一面将光罩上的图案经过投影光学系统转移到基板上的光阻层。所谓的曝光制程，己知主要有二种类型，即将罩幕上的全部图案同时转写到基板上的光阻层的总括型曝光制程，以及一面同步扫描罩幕台及基板台且一面连续的将罩幕的图案转写到基板上的光阻层的扫描型曝光制程。其中，为了因应液晶颢示器的显示区域大型化的需求，扫描型曝光制程更被广泛地应用在大型液晶显示器的制作上。现有习知的应用于薄膜电晶体阵列基板的扫描型曝光制程，是使用例如图1所示的光罩，光罩100依序分成左、右侧的周边图案区110及中央图案区120。其中中央图案区120内具有多个画素图案122，且在中央图案区120的边缘具有两个驱动元件图案124。此外，周边图案区110内具有多个画素图案112及周边线路图案114。此外，周边图案区110的边缘亦分别具有一驱动元件图案116。接着，使上述的光罩100与基板同步移动，且对每个图案区进行一次或多次曝光，以将图案转移至基板上的光阻层，并将这些图案相互接合，即可完成薄膜电晶体阵列基板上的一道光罩的曝光制程。请参阅图2所示，是现有习知的薄膜电晶体阵列基板的结构示意图，通过光罩100的左、右侧的周边图案区110各进行一次曝光的动作后，可以将光罩100上左、右侧的周边图案区110的图案转移至基板150上的光阻层(图中未示)，之后经过显影的步骤，再利用图案化的光阻层作为蚀刻罩幕对基板上的膜层(图中未示)进行蚀刻，即可在基板150上形成左、右侧的周边元件区110a。其中，左、右侧的周边元件区110a中是包括画素结构112a、周边线路114a以及驱动元件116a。此外，光罩100上的中央图案区120经过重复曝光的动作，会将光罩100上的中央图案区120图案转移至基板150的光阻层上，之后经过显影的步骤，再利用图案化的光阻层作为蚀刻罩幕对基板上的膜层进行蚀刻，即可在基板150上形成中央显示区120a、120b、120c，其中，中央显示区120a、120b、120c中是包括画素结构122a以及驱动元件124a。请同时参阅图1及图2所示，中央显示区120a、120b、120c中的画素结构122a，及周边元件区110a中的画素结构112a分别沿着接合线L1～L4接合，并形成面板显示区130(图中虚线所围成的区域)。其中，由于接合线L1～L4皆位于面板显示区130中，将使得面板显示区130中出现接合时可能因对准误差而产生痕迹。上述的扫描型曝光制程，虽可维持良好的成像特性，并且不需大型化的曝光装置就可得到大的曝光区域。然而，由于上述的扫描型曝光制程需要对中央图案区进行重复曝光的动作，而且除了由光罩的中央图案区转移而来的画素图案会在面板显示区中接合之外，由光罩上的左、右侧的周边元件区转移而来的画素图案也必须在面板显示区中与中央图案区的画素图案接合，倘若光罩的对位上产生些微的对准误差，将会在接合处产生痕迹，而连带影响整个面板的辉度均匀性。由此可见，上述现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。有鉴于上述现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，能够改进现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构，使其更具有实用性。经过不断研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的薄膜电晶体阵列基板及其微影制造方法与光罩结构存在的缺陷，而提供一种新的薄膜电晶体阵列基板及其微影制造方法与光罩设计结构，所要解决的主要技术问题是使其可以减少因多次曝光制程之间若对准不佳会有接合不佳，而导致辉度不均匀的问题，从而更加适于实用，且具有产业上的利用价值。本专利技术的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本专利技术提出的一种薄膜电晶体阵列基板的微影制造方法，其包括以下步骤提供一光罩，该光罩具有一非显示元件区以及一显示元件区，其中该非显示元件区中邻近该显示元件区之处是设计有复数个拟画素图案；将该光罩设置在一基板上方，且该基板上已形成有一光阻层；将该光罩的该显示元件区遮蔽住，对该光阻层进行非显示元件区的曝光制程；将该光罩的该非显示元件区遮蔽住，对该光阻层重复进行至少一次显示元件区的曝光制程；以及进行一显影制程，以图案化该光阻层，其中对应于该显示元件区处的该光阻层中是形成有复数个画素图案，对应于该非显示元件区之处的该光阻层中是形成有复数个周边线路图案以及复数个拟画素图案，且该些拟画素图案与该些画素图案接合。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的薄膜电晶体阵列基板的微影制造方法，其中所述的光罩的该显示元件区中的边缘处更包括设计有复数个驱动元件图案。前述的薄膜电晶体阵列基板的微影制造方法，其中所述的光罩上的该非显示元件区是位于该显示元件区的两侧。本专利技术的目的及解决其主要技术问题还采用以下技术方案来实现。依据本专利技术提出的一种用于薄膜电晶体阵列基板的光罩设计结构，其具有一显示元件区以及一非显示元件区，该光罩包括复数个画素图案，配置在该显示元件区中；复数个周边线路图案，配置在该非显示元件区中；以及复数个拟画素图案，配置在邻接于该显示元件区的该非显示元件区中。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的薄膜电晶体阵列基板的光罩设计结构，其更包括复数个驱动元件图案，配置在该显示元件区中的边缘处。前述的薄膜电晶体阵列基板的光罩设计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜电晶体阵列基板的微影制造方法，其特征在于其包括以下步骤提供一光罩，该光罩具有一非显示元件区以及一显示元件区，其中该非显示元件区中邻近该显示元件区之处是设计有复数个拟画素图案；将该光罩设置在一基板上方，且该基板上已形成有一光阻层；将该光罩的该显示元件区遮蔽住，对该光阻层进行非显示元件区的曝光制程；将该光罩的该非显示元件区遮蔽住，对该光阻层重复进行至少一次显示元件区的曝光制程；以及进行一显影制程，以图案化该光阻层，其中对应于该显示元件区处的该光阻层中是形成有复数个画素图案，对应于该非显示元件区之处的该光阻层中是形成有复数个周边线路图案以及复数个拟画素图案，且该些拟画素图案与该些画素图案接合。2.根据权利要求1所述的薄膜电晶体阵列基板的微影制造方法，其特征在于其中所述的光罩的该显示元件区中的边缘处更包括设计有复数个驱动元件图案。3.根据权利要求1所述的薄膜电晶体阵列基板的微影制造方法，其特征在于其中所述的光罩上的该非显示元件区是位于该显示元件区的两侧。4.一种用于薄膜电晶体阵列基板的光罩设计结构，其具...

【专利技术属性】
技术研发人员：郭泰裕，林东村，曾旭平，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：