半导体器件的制造方法技术

本发明专利技术的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。

【技术实现步骤摘要】

本专利技术是。特别涉及包含在半导体器件的制造工序过程中的监测方法和对后续监测信息的制造工序的反映方法的。
技术介绍
在物品制作中，制造分散性是损害了产品的特性(包含功能、性能及形状)的均匀性的性能，是扩大产品规格、维持制造成品率(品质降低)，还是维持产品规格、降低制造成品率(成本上升)，对于制造业者来说，是一种重大的决断。其中，对于作为代表性的批量生产产品的，融合了成本优先的制造方法和品质优先的制造方法的经过了改进的制造方法已试行了若干种。在说明上述改进了的制造方法之前，首先说明半导体器件的一般的制造方法。半导体器件系形成了多个晶体管或二极管等的电子元件以及电连接这些电子元件的布线的半导体芯片(例如，厚0.5mm、纵10mm、横8mm)被密封进与其使用形态对应的封装中，并被组装进计算机等电子装置中加以利用。半导体器件的制造工序如图2所示的微制造工序流程那样，由将形成多个半导体芯片的数十片晶片集中起来一起(成批)制造的制造前工序X和将在晶片上所形成的半导体芯片切割成一个一个、安装进封装中、进行产品检查的制造后工序Y构成。像FPLD(数字IC)及熔断丝存储器等那样，虽然也有在制造后工序Y结束后由用户决定功能的例外的半导体器件，但半导体器件的电学特性在晶片上形成了半导体芯片的时刻，换言之在制造前工序X结束时刻就大体上被决定。以下，假定不考虑起因于制造后工序Y的特性变动。从而，在本说明书中，关于半导体器件的制造工序，仅说明制造前工序X，而制造后工序Y的说明则请见非专利文献1。在这里，应用图3的一般的制造工序流程来说明半导体器件的制造前工序X(例如，参照非专利文献1)。该半导体器件也被称为CMOS半导体器件。1.场氧化膜形成在半导体衬底，例如P型半导体衬底表面附近用热氧化等有选择地在局部形成膜厚不同的绝缘膜(图3，工序J)。2.N阱形成用离子注入法对半导体衬底表面有选择地注入供N阱形成用的Phos(磷)等，形成N阱(图3，工序K)。3.LOCOS隔离用离子注入法在P型半导体衬底表面附近有选择地将P型沟道中止区形成用的BF2等注入到半导体衬底表面后，用LOCOS法等有选择地形成元件隔离用绝缘膜和沟道中止区(图3，工序L)。4.沟道掺杂用离子注入法在形成未来MOS晶体管的元件形成用有源区对半导体衬底表面有选择地注入阈值电压控制用的Phos等，形成杂质注入区(图3，工序M)。5.栅氧化除去元件形成用有源区的半导体衬底表面附近的氧化膜，用热氧化等形成栅氧化膜(图3，工序N)。6.多晶硅栅在栅氧化膜上用CVD技术、光刻技术、刻蚀技术有选择地形成多晶硅栅(图3，工序O)。7.源·漏形成在P型半导体衬底表面用CVD法或热氧化法形成氧化膜后，在元件形成用有源区的所期望区域以对多晶硅栅和氧化膜自对准的方式用离子注入法将源·漏(SD)形成用的杂质原子注入到半导体衬底表面，形成N型源区和N型漏区、P型源区和P型漏区(图3，工序P)。8.层间绝缘膜形成在P型半导体衬底表面用CVD法等淀积氧化膜，形成层间绝缘膜(图3，工序Q)。9.接触孔形成在层间绝缘膜163的所期望的区域用光刻技术、刻蚀技术有选择地形成接触孔(图3，工序R)。10.金属布线形成在层间绝缘膜上用溅射技术、光刻技术、刻蚀技术等有选择地形成金属布线(图3，工序S)。11.保护膜在金属布线上淀积保护膜270，在所期望的区域(外部连接端子区等的金属布线)有选择地开窗(图3，工序T)。12.晶片检查通过晶片探针使半导体芯片与IC测试器进行电连接，检查半导体器件的电学特性等(图3，工序U)。如上所述，半导体器件经过了很长的制造工序才被制造出来。如仔细地看该制造工序，则是远远超过100个步骤的复杂的制造工序。半导体器件的电学特性由上述半导体芯片中所包含的电路元件的特性决定。半导体器件的代表性的电路元件即MOS晶体管的非饱和时的电学特性如习见的那样用式1来近似。Id＝μC(W/L)(Vg-Vt)Vd 式1式中Id晶体管的漏电流μ晶体管的载流子迁移率C晶体管的每单位面积栅电容W晶体管的栅长度L晶体管的栅宽度Vg晶体管的栅·源间电压Vd晶体管的漏·源间电压Vt晶体管的阈值电压从式1可知，晶体管的电流特性用多个特性参数决定。进而，阈值电压Vt用式2决定。Vt＝VF+2ΦF+(QA+QB)/C 式2式中VF平带电压ΦF杂质引起的费米能级的位移QA氧化膜与硅表面的每单位面积界面电荷QB耗尽层的每单位面积电荷C晶体管的每单位面积栅电容用上述超过100个步骤的制造工序制造的晶体管的电学特性因长的制造工序的影响而往往有大的分散性。在使半导体器件商品化的情况下，在考虑了这种分散性后兼顾品质和成本来决定产品规格，进行电路设计，使得半导体器件的电学特性满足产品规格。但是，在市场的强烈要求下，往往不得不牺牲成本而使精度的良好性那样的高品质优先。对电学特性分散性敏感的特性参数，例如阈值电压Vt，在批间，当然在晶片间或批内，甚至在半导体芯片内也往往产生大的分散性。迄今希望实现吸收像阈值电压Vt那样的对半导体器件的电学特性分散性的贡献率大的参数的分散性以使之减少的制造方法。迄今一直在提出解决上述课题的减少阈值电压Vt的分散性的半导体器件制造方法。该制造方法是在例如图2的一般性的制造工序流程中增加使图14的分散性减少的工序的制造方法。上述减少分散性的工序是包含下述工序的制造方法测定观测在制造工序过程中产品的完成情况的完成情况观测工序F；利用该观测信息，设定在半导体器件的后续制造工序中所包含的分散性减少工序H的制造条件的条件设定工序G；以及在所设定的制造条件下，吸收电学特性分散性以制造半导体器件的分散性减少工序H。上述3道工序可看作扩展了上述的晶片检查(图3，工序U)的工序。解决上述课题的第1现有技术是测定(或者模拟)在现行制造条件下制造中的半导体芯片内所包含的电子元件的阈值电压Vt，从半导体器件的现行制造条件及其测定结果，调节决定下一批制造的下一次制造条件，减少半导体器件的阈值电压Vt的分散性，减少电学特性分散性的反馈式制造方法(例如，参照专利文献1)。解决上述课题的第2现有技术是调节在制造中的半导体芯片内所包含的无源元件的值(例如电阻值)，在每个芯片内吸收阈值电压Vt等的分散性，减少半导体器件的电学特性分散性的微调式制造方法(例如，参照专利文献2)。以下简单地说明这些现有技术，但详细的说明则请见专利文献。使制造分散性减少的现有的半导体器件制造方法即反馈式制造方法是在新制造半导体器件的情况下从制造工序的现行制造条件设定下一次制造条件的方法。即，这是测定在上述现行制造条件下所制造的半导体产品的阈值电压Vt，测定或者评价现在制造中的半导体器件的完成情况(图15，工序F)，然后遵照预先准备好的判定基准，重新评价并决定下一次制造条件(图15，工序G)，在上述下一次制造条件下制造下一次的半导体器件(图15，工序H)的减少半导体器件的电学特性分散性的制造方法。按照该反馈式制造方法，利用现在的分散性信息，调整下一次的制造条件，减少半导体器件的电学特性分散性。在图15中示出了具体的下一次制造条件的决定方法。使制造分散性减少的现有的另外的半导体器件制造方法即微调式制造方法利用如图18所示那样的微调电路。在图18的微本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，这是在从包含制造形成半导体器件的主体晶片的多道工序的主体晶片制造工序中选定１道工序作为监测工序，从监测工序后续的主体后处理工序中选定１道工序作为分散性减少工序，制造形成监测元件的监测晶片的监测晶片制造工序具有：监测晶片前处理工序、上述监测工序、测定在相同条件下形成的监测元件的特性的完成情况观测工序、以及从在上述完成情况观测工序中测得的工序影响来决定上述分散性减少工序的制造条件的条件设定工序，在用上述条件设定工序所决定的制造条件下，进行上述主体后处理工序的半导体制造方法，其特征在于：上述监测工序是包含源.漏形成工序的低浓度区的热扩散工序。

【技术特征摘要】
JP 2003-9-9 316588/03;JP 2003-9-9 316589/03;JP 2001.一种半导体器件的制造方法，这是在从包含制造形成半导体器件的主体晶片的多道工序的主体晶片制造工序中选定1道工序作为监测工序，从监测工序后续的主体后处理工序中选定1道工序作为分散性减少工序，制造形成监测元件的监测晶片的监测晶片制造工序具有监测晶片前处理工序、上述监测工序、测定在相同条件...

【专利技术属性】
技术研发人员：石井和敏，小山内润，北岛裕一郎，南志昌，上村启介，和气美和，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]