中间芯片模块、半导体器件、电路基板、电子设备制造技术

本发明专利技术提供一种中间芯片，用于取得半导体芯片间的电连接，具有：具有第一面和第二面的基板；向该基板的所述的一面侧突出的贯通电极；在所述基板的第二面侧，在俯视的状态下，配置在与所述贯通电极不同的位置上的柱电极；配置在所述基板中或所述基板面上，使所述贯通电极和所述柱电极导通的布线部。根据本发明专利技术，在三维芯片层叠技术中，使再配置布线成为可能。

【技术实现步骤摘要】

本专利技术涉及用于取得半导体芯片间的电连接的中间芯片、具有由该中间芯片进行电连接的半导体芯片的半导体器件、电路基板、电子设备。此外，本专利技术涉及中间芯片模块、半导体器件、电路基板、电子设备。
技术介绍
现在，在移动电话、笔记本电脑、PDA(Personal data assistance)等具有便携性的电子设备中，为了小型化和轻量化，谋求设置在内部的半导体芯片等各种电子元件的小型化，极端限制安装该电子元件的空间。因此，例如在半导体芯片中，对其封装方法下工夫，现在提供称作CSP(Chip ScalePackage)的超小型封装。使用CSP技术制造的半导体芯片的安装面积可以与半导体芯片的面积同等程度，所以实现了高密度安装。此外，预想到所述电子设备今后更加要求小型化和多功能化，有必要进一步提高半导体芯片的安装密度。在相关背景下，提出三维芯片层叠技术。该三维芯片层叠技术是层叠具有同样功能的半导体芯片、或具有不同功能的半导体芯片，通过用布线连接各半导体芯片件，谋求半导体芯片的高密度安装的技术(例如，参照日本特开2002-170919号公报、日本特开2002-100727号公报)。可是，在三维芯片层叠技术中，伴随着半导体芯片的高密度化，端子间间隔变窄，所以难以把它与外部端子连接，因此，产生再配置布线的必要性。可是，在日本特开2002-170919号公报中记载的技术中，各半导体芯片的接合部位于同一位置，所以只用该技术，无法进行再配置布线。此外，在日本特开2002-100727号中记载的技术中，通过在半导体芯片上进行再配置布线，对外部端子的连接变得容易，但是对半导体电路上又进行布线加工，所以制造工序变得复杂，产生成品率下降的新问题。此外，在三维芯片层叠技术中，当层叠焊盘配置、芯片尺寸不同的不同种类的芯片时，再配置布线成为必要。此外，要求使三维芯片层叠时的处理变得容易，不引起成品率下降，能高效制造的技术。此外，也希望提高三维芯片层叠时的设计上和构造上的自由度，容易实现半导体器件的特性提高。
技术实现思路
本专利技术的第一形态是鉴于所述事实而提出的，其目的在于在三维芯片层叠技术中，使再配置布线成为可能，作为对半导体芯片的制造工序不带来不良影响的技术，提供用于取得半导体芯片间的电连接的中间芯片、具有该中间芯片的半导体器件、电路基板、电子设备。为了实现所述目的，本专利技术的第一形态的中间芯片，用于取得半导体芯片间的电连接，具有具有第一面和第二面的基板；在该基板的所述第一面侧突出的贯通电极；在所述基板的所述第二面侧，在俯视的状态下，配置在与所述贯通电极不同的位置上的柱电极；配置在所述基板中或所述基板面上，使所述贯通电极和所述柱电极导通的布线部。在所述中间芯片中，所述贯通电极也可以在所述第二面侧突出。根据该中间芯片，通过在其一方的面一侧和另一方的面一侧分别连接半导体芯片，不会对半导体芯片的制造工序带来影响，能通过该中间芯片，三维安装半导体芯片。此外，在中间芯片上设置布线部，改变贯通电极和柱电极的位置，所以通过把布线部放到所需的位置，能在半导体芯片间进行再配置布线。此外，在所述中间芯片中，希望基板由硅构成。据此，中间芯片的热膨胀率变为与由硅构成的半导体芯片的热膨胀率相同，因此，防止中间芯片和半导体芯片之间的热膨胀率差引起的连接部剥离、破裂等问题。此外，在所述中间芯片中，可以形成多个由贯通电极、柱电极和使它们导通的布线部构成的组。据此，用一个中间芯片能同时进行多个半导体芯片间的电连接。此外，在所述中间芯片中，在俯视的状态下，不同组的布线部可以交叉。据此，复杂的再配置布线成为可能。此外，在所述中间芯片中，多个贯通电极可以与一个布线部导通。据此，一方的半导体芯片的多个电极和另一方的半导体芯片的一个电极的电连接成为可能。此外，在所述中间芯片中，多个柱电极可以与一个布线部导通。据此，一方的半导体芯片的一个电极可以与另一方的半导体芯片的多个电极的电连接成为可能。须指出的是，在这样的中间芯片中，所述贯通电极、柱电极、布线部中的至少一个由铜形成对导电性有利。本专利技术的第一形态的半导体器件由以下部分构成具有第一贯通电极的第一半导体芯片；具有在俯视状态下配置在与所述第一贯通电极不同的位置的第二贯通电极的第二半导体芯片；具有第三贯通电极和配置在与所述第三贯通电极不同的位置的柱电极、把它们相互连接的布线部的中间芯片；在所述中间芯片的一方的面上，所述第三贯通电极和所述第一半导体芯片的所述贯通电极连接，在所述中间芯片的另一方的面上，从所述第三贯通电极通过所述布线部连接的所述柱电极与所述第二半导体芯片的所述第二贯通电极连接。把具有上述的中间芯片和半导体芯片的半导体器件定义为“中间芯片模块”。根据本半导体器件，对半导体芯片的制造工序不产生影响，通过所述中间芯片能三维安装半导体芯片。此外，通过把中间芯片的布线部放到所需的位置，能在半导体芯片间进行再配置布线。此外，在所述半导体器件中，层叠多个中间芯片，各芯片的规定电极彼此导通。据此，当需要在一个中间芯片中无法对应的复杂的再配置布线时，能通过组合多个中间芯片，使它成为可能。此外，在所述半导体器件中，第一半导体芯片和第二半导体芯片可以是不同种类的芯片。据此，三维安装的半导体器件的半导体器件的构造上的自由度提高，因此，能谋求多功能化等特性的提高。此外，在所述半导体器件中，中间芯片的基板希望是与第一半导体芯片的基板或第二半导体芯片的基板大致相同的厚度、大致相同的尺寸。据此，由于基板的公共化成为可能，能降低制造成本。此外，因为芯片的厚度几乎标准化，所以层叠它们而构成的半导体器件的高度几乎由层叠的芯片数决定，因此，搭载该半导体器件的设备的设计标准化。本专利技术的第一形态的电路基板安装所述半导体器件。根据该电路基板，因为通过中间芯片，安装三维安装了半导体芯片的半导体器件，所以实现高密度化，此外，半导体器件在半导体芯片间再配置布线，所以关于对电路基板的安装的自由度高。本专利技术的第一形态的电子设备具有所述半导体器件。根据该电子设备，具有通过中间芯片，三维安装了半导体芯片的半导体器件，所以高密度化成为可能，半导体器件在半导体芯片间再配置布线，所以对电子设备内的安装的自由度高。本专利技术的第二形态是鉴于所述事实提出的，其目的在于提供在三维芯片层叠技术中能容易进行再配置布线，并且芯片的处理变得容易，能实现高的制造效率的中间芯片模块、半导体器件、安装了该半导体器件的电路基板、电子设备。为了解决所述课题，本专利技术的第二形态的中间芯片模块包括能电连接多个芯片间的中间芯片、具有有源面和背面的半导体芯片，把所述中间芯片和所述半导体芯片接合，一体化。根据本专利技术的第二形态，通过把能电连接多个芯片间的中间芯片和半导体芯片一体化，模块化，芯片强度提高，抑制成品率的下降，三维芯片层叠时的处理变得容易。而且，形成多种彼此不同形态的中间芯片模块，只通过适当组合多种中间芯片模块中任意的中间芯片模块，就能容易制造各种形态的半导体器件，能提高三维芯片层叠时的设计上的自由度和构造上的自由度。因此，能谋求多功能化等的特性提高。此外，通过包含中间芯片的中间芯片模块，能容易进行规定芯片间的再配置布线。在本专利技术的第二形态的中间芯片模块中，在所述半导体芯片的有源面和背面中至少一方的面上接合所述本文档来自技高网...

【技术保护点】
一种中间芯片，用于取得半导体芯片间的电连接，具有：具有第一面和第二面的基板；在该基板的所述第一面侧突出的贯通电极；在所述基板的所述第二面侧，在俯视的状态下，配置在与所述贯通电极不同的位置上的柱电极；配置在所述 基板中或所述基板面上，使所述贯通电极和所述柱电极导通的布线部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：松井邦容，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]