一种用于形成用于动态随机访问存储器器件的位线和存储节点部分的方法，该方法包括： 提供衬底，所述衬底具有位线区和电容器接触区； 至少形成上覆衬底的第一栅极结构和第二栅极结构，所述第一栅极结构包括上覆的第一覆盖层，所述第二栅极结构包括上覆的第二覆盖层，所述第一栅极结构与所述第二栅极结构由所述位线区隔开，所述电容器接触区被耦合到第一栅极结构； 形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层； 形成上覆共形介电层的层间电介质材料； 平坦化层间电介质材料； 形成上覆被平坦化的层间电介质材料的掩模层； 露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分； 进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分； 进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出；在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度； 平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度； 继续平坦化多晶硅填充材料和层间电介质材料；以及 露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及集成电路和对它们进行的用于制造半导体器件的处理。更具体地说，本专利技术提供了用于制造互连结构的方法和结构，所述互连结构用于通常被称为DRAM的动态随机访问存储器器件。但是，将看到本专利技术具有更加广泛的应用范围。
技术介绍
集成电路已经从在单硅片上制造的少量互连器件发展到数百万的器件。传统集成电路的性能和复杂度远远超过了最初的想象。为了实现在复杂度和电路密度(即能够压缩到给定芯片面积上的器件的数量)方面的改进，最小器件特征尺寸(也被称为器件“几何”)随着每一代IC的出现已经变得更小了。逐渐增加的电路密度不仅改进了集成电路的复杂度和性能，而且还为用户提供了更低的成本部分。集成电路或芯片制造设备可能要花费几亿美元甚至十几亿美元。每一个制造设备将具有确定的晶片吞吐量，并且每一个晶片在其上将具有确定数量的集成电路。因此，通过使集成电路的单独的器件更小，可以在每一个晶片上制造更多的器件，从而增加制造设备的产量。使器件更小是很有挑战性的，因为在集成电路制造中所使用的每一个处理都有界限(limit)。也就是说，一个给定的处理一般只能降低到某一个特征尺寸，然后就需要改变处理或者器件布局了。此外，因为器件需要越来越快的设计，所以传统的处理和材料具有处理限制。这种处理的一个例子是用于存储器器件的互连结构的制造。这种互连结构在其中包括插栓、金属化和其他设计。虽然已经有了很重大的改进，但是这种设计仍具有许多限制。仅仅作为例子，这些设计应该变得越来越小，但仍要求与特定接触点的精确对准。此外，这些互连设计通常难于制造并且一般需要复杂的制造工艺和结构，这导致低效率并且可能因为“开路”或“短路”而导致低的产量。在本说明书中将进一步描述这些和其他的限制，在下面将更具体地描述。根据上面所述，可以看出需要一种用于处理半导体器件的改进技术。
技术实现思路
根据本专利技术，提供了用于处理用于制造半导体器件的集成电路的技术。更具体地说，本专利技术提供了用于制造互连结构的方法和结构，所述互连结构用于通常被称为DRAM的动态随机访问存储器器件。但是，将看到本专利技术具有更加广泛的应用范围。在一个特定的实施例中，本专利技术提供了一种用于形成用于如DRAM的动态随机访问器件的位线和存储节点部分的方法。也可以包括其他器件(例如闪存、EEPROM)。该方法包括提供衬底，其具有位线区和电容器接触区。该方法还包括至少形成上覆衬底的第一栅极结构和第二栅极结构。所述第一栅极结构和所述第二栅极结构包括上覆的覆盖层。第一栅极结构与所述第二栅极结构由所述位线区隔开。所述电容器接触区被耦合到第一栅极结构。该方法还包括形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层。该方法包括形成上覆共形介电层的层间电介质材料和平坦化该层间电介质材料。该方法包括形成上覆被平坦化的层间电介质材料的掩模层，并露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分。进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分。进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出。该方法在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度。该方法包括平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度。该方法继续平坦化多晶硅填充材料和层间电介质材料。该方法露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的。在一个可替换的实施例中，本专利技术提供了一种用于形成用于动态随机访问存储器器件的自对准接触区的可替换的方法。该方法包括提供半导体衬底，其具有单元区和周边区。该方法在单元区中至少形成第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构并在周边区中形成栅极结构。所述第一栅极结构的每一个具有覆盖层，其保护栅极结构。所述第二栅极结构与所述第三栅极结构由位线区隔开。所述第一栅极结构与所述第二栅极结构由第一电容器接触区隔开。所述第三栅极结构与所述第四栅极结构由第二电容器接触区隔开。该方法形成共形介电层，其上覆在单元区中的第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区以及在周边区中的栅极结构。该方法包括形成上覆共形介电层的层间电介质材料以及平坦化层间电介质材料。形成上覆被平坦化的层间电介质材料的掩模层。该方法露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构、位线区、第一电容器接触区和第二电容器接触区，而保留在周边区中的上覆栅极结构的被平坦化的层间电介质材料。该方法包括进行刻蚀处理以去除在连续公共区中被平坦化的层间介电层的露出部分，以露出位线接触部分、第一电容器接触区和第二电容器接触区，而使用共形层的一部分作为掩模来防止第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的任何导电部分被露出。该方法在连续公共区内沉积多晶硅填充材料，并上覆位线区、第一电容器接触区和第二电容器接触区、第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构到预定的厚度。平坦化多晶硅填充材料，以减少预定厚度，并同时将层间电介质材料的一部分的厚度减少到接近第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构和栅极结构的上部区。该方法继续平坦化多晶硅填充材料和层间电介质材料，以露出第一栅极结构的一部分、第二栅极结构的一部分、第三栅极结构的一部分、第四栅极结构的一部分和栅极结构的一部分，而保留在位线区上、第一电容器接触区和第二电容器接触区上的多晶硅填充材料部分。在第一电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的，在第二电容器接触区上的多晶硅填充材料与在位线区上的多晶硅填充材料是隔开的。与传统技术相比，通过本专利技术达到了很多优势。例如，本专利技术使得更容易使用依赖于传统技术的处理。在一些实施例中，本专利技术提供了在每一个晶片的小片(die)上的更高的器件产量。此外，该方法提供了一种与传统处理相容的处理，该处理基本上没有对传统的设备和处理做出修改。优选地，本专利技术提供了用于设计标准为0.13微米或更小的改进的工艺集成。此外，晶体管栅极结构之间的距离可以小于0.13微米。优选地，本专利技术提供了一种用于DRAM和其他集成电路器件的自对准接触部分形成工艺。根据实施例，可以实现这些优势中的一个或多个。在整个说明书中描述了更多的这些和其他的优势，在下面将更加具体地描述。参照具体的描述和附图可以更加充分地理解本专利技术的多种其他的目的、特征和优点。附图说明图1到图9图示了根据本专利技术的实施例的一种用于形成用于动态随机访问存储器器件的互连结构的方法。具体实施例方式根据本专利技术，提供了用于处理集成电路来制造半导体器件的技术。更具体地说，本发本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于形成用于动态随机访问存储器器件的位线和存储节点部分的方法，该方法包括提供衬底，所述衬底具有位线区和电容器接触区；至少形成上覆衬底的第一栅极结构和第二栅极结构，所述第一栅极结构包括上覆的第一覆盖层，所述第二栅极结构包括上覆的第二覆盖层，所述第一栅极结构与所述第二栅极结构由所述位线区隔开，所述电容器接触区被耦合到第一栅极结构；形成上覆第一栅极结构、第二栅极结构、位线区和电容器接触区的共形介电层；形成上覆共形介电层的层间电介质材料；平坦化层间电介质材料；形成上覆被平坦化的层间电介质材料的掩模层；露出在被平坦化的层间电介质材料的一部分之内的连续公共区，其上覆第一栅极结构的一部分、第二栅极结构的一部分、位线区的一部分和电容器接触区的一部分；进行第一刻蚀处理，以去除被平坦化的层间介电层的露出部分；进行第二刻蚀处理，以去除位线区上的共形介电层，并去除电容器接触区上的共形介电层的一部分，而使用共形层的其他部分作为掩模来防止第一栅极结构的一部分和第二栅极结构的一部分露出；在连续公共区内沉积多晶硅填充材料，并上覆位线区、电容器接触区、第一栅极结构和第二栅极结构，以覆盖位线区、电容器接触区、第一栅极结构和第二栅极结构的一部分到预定的厚度；平坦化多晶硅填充材料，以减少预定厚度，同时减少层间电介质材料的一部分的厚度；继续平坦化多晶硅填充材料和层间电介质材料；以及露出第一栅极结构的一部分、第二栅极结构的一部分，而保留在位线区的一部分和电容器接触区的一部分上的多晶硅填充材料部分，其中，在电容器接触区的一部分上的多晶硅填充材料与在位线区的一部分上的多晶硅填充材料是隔开的。2.如权利要求1所述的方法，其中，所述第一栅极结构包括上覆的第一硅化钨层，所述第二栅极结构包括上覆的第二硅化钨层。3.如权利要求1所述的方法，其中，所述共形介电层是氮化硅。4.如权利要求1所述的方法，其中，所述平坦化包括化学机械抛光处理和/或回蚀处理。5.如权利要求1所述的方法，其中，所述多晶硅填充材料是原位掺杂多晶硅材料或非晶硅材料或原位掺杂非晶硅材料或多晶硅材料或掺杂多晶硅材料。6.如权利要求1所述的方法，其中，在所述电容器接触区部分中的多晶硅填充材料与第一栅极结构和第二栅极结构在电学上是绝缘的，在位线区的一部分中的多晶硅填充材料与第一栅极结构和第二栅极结构在电学上是绝缘的。7.如权利要求1所述的方法，其中，所述连续公共区被形成为“I”形形状。8.如权利要求1所述的方法，其中，所述连续公共区被形成为“T”形形状。9.如权利要求1所述的方法，其中，所述第一栅极结构和所述第二栅极结构由所述位线区分隔开，间隔约为0.135微米或更小。10.如权利要求1所述的方法，其中，所述第一栅极结构的特征为其设计尺寸为0.13微米或更小，所述第二栅极结构的特征为其设计尺寸为0.13微米或更小。11.一种用于形成用于动态随机访问存储器器件的自对准接触区的方法，该方法包括提供半导体衬底，所述半导体衬底具有单元区和周边区；在单元区中至少形成第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构并在周边区中形成栅极结构，所述第一栅极结构包括上覆的第一覆盖层，所述第二栅极结构包括上覆的第二覆盖层，所述第三栅极结构包括上覆的第三覆盖层，所述第四栅极结构包括上覆的第四覆盖层，所述第二...
【专利技术属性】
技术研发人员：三重野文健，李奉载，陈国庆，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。