多芯片封装、其中使用的半导体器件及其制造方法技术

本发明专利技术提供了一种多芯片封装、其中使用的半导体器件及其制造方法。该多芯片封装可包括：衬底，其具有形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于该衬底上；及至少一个第二半导体芯片，其安装于其上可安装有所述至少一个第一半导体芯片的衬底上。所述至少一个第二半导体芯片可包括至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。该至少一个三维空间可以是空腔、沟槽或者其结合。

【技术实现步骤摘要】

本专利技术的示例性实施例总体上涉及。
技术介绍
近年来，随着对于便携式电子产品的迅速增长的需求，对于安装在便携式电子产品中的薄、小和/或轻的元件的需求已经增加了。传统地，获得所述薄、小和/或轻的元件的方式包括，例如，缩小分立元件的物理尺寸、将多个独立元件集成到单芯片中(例如，片上系统(SOC)技术)和/或将多个独立元件集成到单一封装中(例如，系统封装(SIP)技术)。此外，SIP技术可与另一传统技术类似，该技术称为多芯片组件(MCM)，其中多个硅芯片可水平或垂直安装于单一封装中。从而，根据传统的MCM技术，多芯片通常可安装在水平方向上，然而在SIP技术中，芯片通常可安装在垂直方向上。此外，如果采用可小于叠置在大尺寸芯片上的逻辑/存储芯片的射频(RF)芯片，则连接器(例如RF芯片的键合线)的长度可能应该更长。这可能会降低RF芯片的性能并可能在RF芯片和大尺寸芯片之间产生串扰。从而，当在垂直方向上叠置多个芯片时，RF芯片可通常位于叠层底部。在上半导体芯片的尺寸大于下半导体芯片的情况下，或者当具有相应地相同尺寸和面积的两个矩形半导体芯片可按交叉方式叠置时，那么，例如由于焊接表面张力和/本文档来自技高网...

【技术保护点】
一种多芯片封装，包括：衬底，其包括形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于衬底上；以及至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片的所述衬底上，所述至少一个第二半导体芯片在其 下表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。

【技术特征摘要】
KR 2004-1-13 0002369/04;KR 2004-6-3 0040420/041.一种多芯片封装，包括衬底，其包括形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于衬底上；以及至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片的所述衬底上，所述至少一个第二半导体芯片在其下表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。2.如权利要求1所述的多芯片封装，其中所述至少一个三维空间是贯穿所述至少一个第二半导体芯片的下表面形成的空腔、沟槽或者其结合。3.如权利要求2所述的多芯片封装，其中所述至少一个第一和至少一个第二半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。4.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片通过导电粘合剂附于所述衬底，并且所述至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分封装在所述至少一个三维空间内。5.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片通过绝缘粘合剂附于所述衬底，并且至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分封装或者暴露于所述至少一个三维空间内。6.如权利要求1所述的多芯片封装，其中所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分由封装体封装。7.如权利要求1所述的多芯片封装，其中所述衬底是模制引线框架、印刷电路板、直接敷铜板、柔性膜和插入器中至少之一。8.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片是射频芯片并且所述至少一个第二半导体芯片是用于存储器或逻辑电路的芯片。9.一种多芯片封装，包括衬底，其包括形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于衬底上；至少一个无源器件，其安装于所述衬底上；以及至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片和所述至少一个无源器件的衬底上，所述至少一个第二半导体芯片在其下表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片和所述至少一个无源器件可封闭于所述至少一个三维空间内。10.如权利要求9所述的多芯片封装，其中所述至少一个三维空间是贯穿所述至少一个第二半导体芯片的下表面形成的空腔、沟槽或者其结合。11.如权利要求10所述的多芯片封装，其中所述至少一个第一和第二半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。12.如权利要求9所述的多芯片封装，其中所述至少一个无源器件通过导电粘合剂附于所述衬底，并且所述至少一个第一半导体芯片通过绝缘粘合剂附于所述衬底。13.如权利要求9所述的多芯片封装，其中所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分被封装。14.如权利要求9所述的多芯片封装，其中所述衬底是模制引线框架、印刷电路板、直接敷铜板、柔性膜和插入器中至少之一。15.如权利要求9所述的多芯片封装，其中所述至少一个第一半导体芯片是射频芯片并且所述至少一个第二半导体芯片是用于存储器或逻辑电路的芯片。16.一种多芯片封装，包括衬底，其包括形成于其上表面和下表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于衬底的上表面上；至少一个第二半导体芯片，其安装于衬底的下表面上；至少一个第三半导体芯片，其安装于衬底的上表面，所述至少一个第三半导体芯片在其非有源表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内；以及至少一个第四半导体芯片，其安装于衬底的下表面，所述至少一个第四半导体芯片在其非有源表面上具有至少一个三维空间，从而使得所述至少一个第二半导体芯片可封闭于所述至少一个三维空间内。17.如权利要求16所述的多芯片封装，其中所述至少一个第三半导体芯片和所述至少一个第四半导体芯片中的所述至少一个三维空间是贯穿所...

【专利技术属性】
技术研发人员：权兴奎，李稀裼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]